同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

概要

論文の詳細を見る
非同期式システム実装はタイミングに関連する諸問題を解決するための一つの手段であり、近年様々な研究が行われている。我々は非同期式システムの回路構成及び設計方式に関していくつかの提案を行い、設計支援環境の構築を行っている。本稿では、実装を行った非同期式システム設計支援CAD環境「AINOS」について、初めに設計モデル及び設計方式について説明し、次に実装したAINOSの機能を示す。また、AINOSが前提とするSDIモデルと呼ばれる遅延モデルにおける回路要素の遅延変動とそのぱらつきに関してSPICEシミュレーションにより評価した結果を示し、環境変動などに伴う個々の素子の遅延変動率が大きい場合、遅延変動率のばらつきの大きさに基づいて設計されるSDIモデルに基づいた非同期式システムの方が同期式システムとして実装されたものと比較して、遅延変動に対する耐性を維持しつつ、高い速度性能を持つシステムを実現することが出来ることを示す。
社団法人電子情報通信学会の論文
2003-11-21