bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
スポンサーリンク
概要
- 論文の詳細を見る
VLSIテクノロジの進歩に伴い、遅延変動が深刻となっている。2線2相非同期式回路はbit単位の遅延変動に強いが、1線式のものに比べて消費エネルギーが2倍以上になってしまう。ところが、演算回路領域では連続して入力されるデータの上位bitが殆んど遷移せず、演算結果に反映されない。本稿では2線2相非同期式回路の消費エネルギーを減らすための非遷移bit制御手法を提案する。シミュレーションにより得られた消費エネルギーと性能ペナルティを従来の2線2相非同期式回路と比較した結果、提案手法は2線2相非同期式回路の消費エネルギーと性能を大幅に改善したので報告する。
- 社団法人情報処理学会の論文
- 2005-11-30
著者
-
近藤 正章
東京大学先端科学技術研究センター
-
中村 宏
東京大学先端科学技術研究センター
-
南谷 崇
東京大学先端科学技術研究センター
-
南谷 崇
東京大学 先端科学技術研究センター
-
中村 宏
東京大学
-
今井 雅
東京大学先端科学技術研究センター
-
渡邊 孝一
東京大学先端科学技術研究センター
-
渡邊 孝一
千葉大学工学部
-
渡邊 孝一
東京大学大学院 情報理工学系研究科 現 : 慶應義塾大学大学院メディアデザイン研究科
-
今井 雅
東京大学駒場オープンラボラトリー
-
渡邊 孝一
慶應義塾大学
関連論文
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- 非同期式カスケードALUプロセッサの評価
- 非同期式カスケードALUアーキテクチャの提案
- 非同期式パイプラインプロセッサの高性能化手法について
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
- 省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価(セッション7:資源管理)