Fine-grained power gating based on the controlling value of logic gates (システムLSI設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
Leakage power dissipation of logic gates has become an increasingly important problem. A novel fine-grained power gating approach based on the controlling value of logic gates is proposed for leakage power reduction. In the method, sleep signals of the power-gated blocks are extracted based on the probability of the controlling value of logic gates without any extra control logic. A basic algorithm and a probability-based heuristic algorithm have been developed to implement this method. The steady maximum delay constraint has also been introduced to handle the delay overhead. Experiments on the ISCAS'85 benchmarks show the effectiveness of our algorithms and the effect on the extra delay.
- 一般社団法人情報処理学会の論文
- 2008-05-01
著者
-
Chen Lei
Graduate School Of Information Production And Systems Waseda University
-
堀山 貴史
京都大学大学院情報学研究科
-
堀山 貴史
埼玉大学情報システム工学科
-
KIMURA Shinji
Graduate School of Information Science, Nara Institute of Science and Technology
-
Kimura Shinji
Graduate School Of Information Production And Systems Waseda University
-
堀山 貴史
埼玉大学
-
NAKAMURA Yuichi
NEC Corporation
-
HORIYAMA Takashi
Saitama University
-
Horiyama Takashi
Graduate School Of Informatics Kyoto University
-
Chen Lei
Graduate Institute Of Ferrous Technology Pohang University Of Science And Technology
-
Nakamura Yuichi
Nec Corp.
-
Kimura Shinji
Graduate School Of Engineering Nagoya University
-
KIMURA Shinji
Graduate School of Information, Production and Systems, Waseda University
関連論文
- DS-1-14 飛び道具を考慮した逆算法に基づく詰将棋列挙技術(DS-1. COMP-NHC学生シンポジウム,シンポジウムセッション)
- 逆算法に基づく詰将棋の列挙
- D-1-7 逆算法に基づく詰将棋の列挙(D-1. コンピュテーション)
- Automatic clock gating generation through power-optimal control signal selection (VLSI設計技術)
- 二分決定グラフ上での知識表現および正/ホーン関数の認識問題
- 複数の二分決定グラフを用いたNP完全な組合せ問題の解法
- 正4面体と他の正多面体との共通の辺展開図に関する研究
- 自動クロックゲーティング生成における電力最適化制御信号選択手法
- Exact Minimization of Free BDDs and Its Application to Pass-Transistor Logic Optimization (Special Section on VLSI Design and CAD Algorithms)
- Hardware Synthesis from C Programs with Estimation of Bit Length of Variables (Special Section on VLSI Design and CAD Algorithms)
- Timing Verification of Sequential Logic Circuits Based on Controlled Multi-Clock Path Analysis (Special Section on VLSI Design and CAD Algorithms)
- 秘密分散を用いた安全なVickreyオークション
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 8C45 ことばによる手話単語の記述と三次元表現
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- C言語を用いた音声認識・学習LSIの設計と実現について
- C言語を用いた音声認識・学習LSIの設計と実現について
- C言語を用いた音声認識・学習LSIの設計と実現について
- A-3-13 学習回路インターフェースを持ち不特定話者に対応できる音声認識回路
- マルチステージクロックゲーテイングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- マルチステージクロックゲーティングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- 1-D-5 最長路問題と最大経路差問題 : その解法とJR大都市近郊区間大回りへの応用(離散・組合せ最適化(2))
- Selective Low-Care Coding : A Means for Test Data Compression in Circuits with Multiple Scan Chains(Selected Papers from the 18th Workshop on Circuits and Systems in Karuizawa)
- New Graph Calculi for Planar Non-3-Colorable Graphs
- Fast FPGA-Emulation-Based Simulation Environment for Custom Processors(Simulation and Verification,VLSI Design and CAD Algorithms)
- オンライン問題の競合比解析の自動化について
- The Optimal Architecture Design of Two-Dimension Matrix Multiplication Jumping Systolic Array
- オンライン問題の競合比解析の自動化について (計算機科学基礎理論の新展開)
- Responses of the First Internodes of Hong Mang Mai Wheat to Ethylene, Gibberellins and Potassium
- 平面グラフにおけるHajos Calculusの複雑さについて
- 二段組合せ回路の最大動作率について(計算理論とアルゴリズムの新展開)
- 入札額の範囲が制限された正直なオークション
- 入札額の範囲が制限された正直なオークション
- Hajos Calculus on Planar Graphs (Theoretical Computer Science and its Applications)
- 論理式の解密度の濃縮
- 守備特訓に喘ぐ外野手のための捕球経路問題 (計算機科学基礎理論の新展開)
- 上位からの時差入力下での最適並列加算器
- 除算を表現する二分決定グラフの指数下界
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計及び一般)
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計および一般)
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価(FPGAとその応用及び一般)
- A-3-25 論理関数の重ね合わせに基づく加減算向きLUT
- A-3-4 リング発振器を用いたオンチップ高速シリアル通信方式
- A-3-11 冗長2進CORDIC演算器を有する16ビットパイプラインプロセッサ
- Fine-Grained Power Gating Based on the Controlling Value of Logic Elements
- Fine-grained power gating based on the controlling value of logic gates (VLSI設計技術)
- Fine-grained power gating based on the controlling value of logic gates (システムLSI設計技術)
- Finite Input-Memory Automaton Based Checker Synthesis of System Verilog Assertions for FPGA Prototyping
- _
- Localized Deformation due to Portevin-LeChatelier Effect in 18Mn-0.6C TWIP Austenitic Steel
- Issue Mechanism for Embedded Simultaneous Multithreading Processor
- Multi-Cycle Path Detection Based on Propositional Satisfiability with CNF Simplification Using Adaptive Variable Insertion (Special Section on VLSI Design and CAD Algorithms)
- Bit Length Optimization of Fractional Part on Floating to Fixed Point Conversion for High-Level Synthesis(Logic and High Synthesis)(VLSI Design and CAD Algorithms)
- Look Up Table Compaction Based on Folding of Logic Functions(Special Section on VLSI Design and CAD Algorithms)
- A Relocation Method for Circuit Modifications(Circuit Synthesis,VLSI Design and CAD Algorithms)
- A Built-in Reseeding Technique for LFSR-Based Test Pattern Generation(Timing Verification and Test Generation)(VLSI Design and CAD Algorithms)
- A Built-in Reseeding Technique for LFSR-Based Test Pattern Generation
- RAY-SPACE CODING USING SINUSOIDAL STRUCTURE IN CIRCULAR CAMERA ARRANGEMENT(International Workshop on Advanced Image Technology 2006)
- Bit-Length Optimization Method for High-Level Synthesis Based on Non-linear Programming Technique(System Level Design,VLSI Design and CAD Algorithms)
- A Selective Scan Chain Reconfiguration through Run-Length Coding for Test Data Compression and Scan Power Reduction(Test)(VLSI Design and CAD Algorithms)
- A Hybrid Dictionary Test Data Compression for Multiscan-Based Designs(Test)(VLSI Design and CAD Algorithms)
- DS-1-7 いかなる辺展開でも正多面体は重ならない(DS-1.COMP学生シンポジウム,シンポジウムセッション)
- いかなる辺展開でも正多面体は重なりを持たない (計算機科学とアルゴリズムの数理的基礎とその応用)
- 正4面体と正6面体との共通の展開図の構成に関する研究
- Unified Dual-Radix Architecture for Scalable Montgomery Multiplications in GF(P) and GF(2^n)
- Optimizing Controlling-Value-Based Power Gating with Gate Count and Switching Activity
- 正多面体の展開図における最小/最大の直径、幅および包囲長方形について
- An Engineering Change Orders Design Method Based on Patchwork-Like Partitioning for High Performance LSIs(Logic Synthesis, VLSI Design and CAD Algorithms)
- Timing Optimization Methodology Based on Replacing Flip-Flops by Latches(Logic Synthesis)(VLSI Design and CAD Algorithms)
- Coverage Estimation Using Transition Perturbation for Symbolic Model Checking in Hardware Verification(Simulation and Verification,VLSI Design and CAD Algorithms)
- Structural Coverage of Traversed Transitions for Symbolic Model Checking
- Structural Coverage of Traversed Transitions for Symbolic Model Checking
- Structural Coverage of Traversed Transitions for Symbolic Model Checking
- Structural Coverage of Traversed Transitions for Symbolic Model Checking
- Hierarchical-Analysis-Based Fast Chip-Scale Power Estimation Method for Large and Complex LSIs(Simulation and Verification,VLSI Design and CAD Algorithms)
- Power Optimization of Sequential Circuits Using Switching Activity Based Clock Gating
- いかなる辺展開でも正多面体は重なりを持たない
- Checker circuit generation for System Verilog Assertions in prototyping verification (システムLSI設計技術)
- Efficient Hybrid Grid Synthesis Method Based on Genetic Algorithm for Power/Ground Network Optimization with Dynamic Signal Consideration
- 正多面体の展開図における最小/最大の直径、幅および包囲長方形について
- 任意の凸多面体は重なりのない展開図に展開できるだろうか?
- 2-K-10 p6タイリング可能なポリアモンドの生成(ワークショップ「娯楽のOR-エンターテイメントの数理」)
- On the base-line location problem for the maximum weight region decomposable into base-monotone shapes (New Trends in Algorithms and Theory of Computation)
- アスペクト比を固定した最小の周囲長方形について (アルゴリズムと計算理論の新展開)
- Mechanical Properties of H-charged Fe–18Mn–1.5Al–0.6C TWIP Steel
- Automatic Multi-Stage Clock Gating Optimization Using ILP Formulation
- Multi-Operand Adder Synthesis Targeting FPGAs
- On Gate Level Power Optimization of Combinational Circuits Using Pseudo Power Gating
- 多面体の非同型な展開図の個数について
- 基単調図形に分割可能な最大重み領域を得る基線の配置問題
- Write Control Method for Nonvolatile Flip-Flops Based on State Transition Analysis
- トロミノ詰込問題の計算複雑さについて
- An Exact Approach for GPC-Based Compressor Tree Synthesis
- A Synthesis Method of General Floating-Point Arithmetic Units by Aligned Partition
- pmg タイリング可能なポリオミノの列挙
- Mechanical Properties of H-charged Fe-18Mn-1.5Al-0.6C TWIP Steel