除算を表現する二分決定グラフの指数下界
スポンサーリンク
概要
- 論文の詳細を見る
The size of an OBDD largely depends on the variable ordering. It is important to clarify the lower bounds of OBDDs representing arithmetic functions. In this report, we investigate a lower bound of the size of OBDDs representing integer division. More precisely, we focus on each bit of the output of the n-bit / n-bit division, and prove that the size of OBDDs representing the i-th bit is Ω(2^<(n-2)/8>). We also prove the same lower bound on ∨V-OBDDs, ∧-OBDDs and ⊕ -OBDDs. To prove this lower bound, we introduce a strong fooling set, which has a more restricted property than a fooling set.
- 一般社団法人情報処理学会の論文
- 1996-09-04
著者
-
堀山 貴史
埼玉大学大学院理工学研究科
-
堀山 貴史
京都大学大学院情報学研究科
-
堀山 貴史
埼玉大学理工学研究科
-
堀山 貴史
京都大学大学院 工学研究科
-
矢島 脩三
京都大学工学部情報工学教室
-
矢島 脩三
京都大学大学院工学研究科情報工学教室
関連論文
- 最長路問題とJR大都市近郊区間大回りへの応用
- ポリオミノのp4タイリングの列挙
- 有限オートマトンと表現等価な正則時相論理とその論理設計検証への応用
- 正則時相論理のモデルチェック法の改良と設計検証への適用
- 連想メモリを利用したハードウェア向き単一化アルゴリズム
- 連想メモリを利用した高速単一化アルゴリズム
- DS-1-14 飛び道具を考慮した逆算法に基づく詰将棋列挙技術(DS-1. COMP-NHC学生シンポジウム,シンポジウムセッション)
- Automatic clock gating generation through power-optimal control signal selection (VLSI設計技術)
- 入力制約監視機能をもつ会話型シミュレーション・システムISS
- Ordered Binary Decision Diagrams Representing Knowledge-Bases (Models of Computation and Algorithms)
- 二分決定グラフ上での知識表現および正/ホーン関数の認識問題
- 京都大学情報処理教育センターの概要
- 複数の二分決定グラフを用いたNP完全な組合せ問題の解法
- 正4面体と他の正多面体との共通の辺展開図に関する研究
- 自動クロックゲーティング生成における電力最適化制御信号選択手法
- 秘密分散を用いた安全なVickreyオークション
- 2)超高精細マルチ画像顕微鏡装置の開発(ヒューマンインフォメーション研究会)
- 超高精細マルチ画像顕微鏡装置の開発
- 逆探索によるp4タイリングの列挙 (理論計算機科学の深化と応用)
- 関係データベースにおける意味制約を反映した非正規形の関係の設計問題
- データベースにおける非正規関係の設計と操作について(モデル表現とその構築に関する理論と実際の研究)
- 関係データベースシステムにおける従属性を利用したデータの表現について (形式言語理論とオートマトン理論)
- 関係データベースシステムにおける質問作成・改良の補助機能をもつ利用者インタフェースの設計と開発 (情報の記憶と利用に関する理論的研究)
- 文献情報処理のためのMULTI-KWICシステム
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 8C45 ことばによる手話単語の記述と三次元表現
- 積和形論理式を表す二分決定グラフの表現能力(アルゴリズムと計算量理論)
- 積和形論理式を表す二分決定グラフの表現能力
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- しきい値関数を表す共有2分決定グラフの最適な変数順序付けの計算複雑度
- 等号を含む第一階時相論理のサブクラスとその恒真性判定問題
- 等号を含む第一階時相論理のサブクラスとその恒真性判定問題(計算モデルと計算の複雑さに関する研究)
- 二分モーメントグラフを用いた大規模多項式の操作手法
- 形式的手法によるキャッシュ・プロトコルの設計検証 : 超並列計算機JUMP-1への適用例
- 算術演算回路検証のための二分モーメントグラフの高速生成手法
- 算術演算回路検証のための二分モーメントグラフの高速生成手法
- 形式的設計検証のための分岐時間正則時相論理
- 時相論理と言語階層の対応関係について(計算および計算量理論とその周辺)
- 有限オートマトンと表現等価な正則時相論理とその論理設計検証への応用
- 線形時間のモデルチェックアルゴリズムを持つ正則時相論理と変数代入機構による拡張
- On Design Varification between Different Levels of Abstraction Using Regular Temporal Logic
- 正則時相論理の充足可能性判定アルゴリズム
- 高度情報環境におけるプライベート仮想ライブラリ
- 高度情報環境におけるプライベード仮想ライブラリに関する考察
- C言語を用いた音声認識・学習LSIの設計と実現について
- C言語を用いた音声認識・学習LSIの設計と実現について
- C言語を用いた音声認識・学習LSIの設計と実現について
- A-3-13 学習回路インターフェースを持ち不特定話者に対応できる音声認識回路
- マルチステージクロックゲーテイングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- マルチステージクロックゲーティングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- 1-D-5 最長路問題と最大経路差問題 : その解法とJR大都市近郊区間大回りへの応用(離散・組合せ最適化(2))
- 乗算型除算および開平のためのハードウェアによる初期近似手法
- 除算と開平のための積和演算を用いた初期近似手法
- 連分数展開に基づく高速開平アルゴリズム
- New Graph Calculi for Planar Non-3-Colorable Graphs
- オンライン問題の競合比解析の自動化について
- テンポラル・ロジックで用いられている連接について(アルゴリズムの数学的基礎理論とその応用)
- 論理回路機能の時間的関係の記述と検証(計算機科学の基礎理論とその応用)
- 入力制約を用いた論理回路の形式的検証について(計算機科学の基礎理論)
- 不完全指定順序機械の非両立状態対の割合について (情報科学の数学的基礎理論と応用)
- 仕様が漸化式で与えられた組含せ回路の形式的設計検証
- 二次記憶に格納された共有二分決定グラフを効率良く処理するための幅優先アルゴリズム
- 共有展開に基づくベクトル計算機向き論理関数素項生成法
- ディスプレイ上における文字表示環境の自動最適化について
- プール式処理による不完全指定順序機械の最小化
- 平面グラフにおけるHajos Calculusの複雑さについて
- 二段組合せ回路の最大動作率について(計算理論とアルゴリズムの新展開)
- 入札額の範囲が制限された正直なオークション
- Hajos Calculus on Planar Graphs (Theoretical Computer Science and its Applications)
- 論理式の解密度の濃縮
- FOCS 2008報告
- 上位からの時差入力下での最適並列加算器
- 除算を表現する二分決定グラフの指数下界
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計及び一般)
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計および一般)
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価(FPGAとその応用及び一般)
- A-3-25 論理関数の重ね合わせに基づく加減算向きLUT
- A-3-4 リング発振器を用いたオンチップ高速シリアル通信方式
- A-3-11 冗長2進CORDIC演算器を有する16ビットパイプラインプロセッサ
- Fine-Grained Power Gating Based on the Controlling Value of Logic Elements
- Fine-grained power gating based on the controlling value of logic gates (VLSI設計技術)
- Fine-grained power gating based on the controlling value of logic gates (システムLSI設計技術)
- Bit-Length Optimization Method for High-Level Synthesis Based on Non-linear Programming Technique(System Level Design,VLSI Design and CAD Algorithms)
- DS-1-7 いかなる辺展開でも正多面体は重ならない(DS-1.COMP学生シンポジウム,シンポジウムセッション)
- いかなる辺展開でも正多面体は重なりを持たない (計算機科学とアルゴリズムの数理的基礎とその応用)
- 正4面体と正6面体との共通の展開図の構成に関する研究
- 正多面体の展開図における最小/最大の直径、幅および包囲長方形について
- いかなる辺展開でも正多面体は重なりを持たない
- 正多面体の展開図における最小/最大の直径、幅および包囲長方形について
- 任意の凸多面体は重なりのない展開図に展開できるだろうか?
- 2-K-10 p6タイリング可能なポリアモンドの生成(ワークショップ「娯楽のOR-エンターテイメントの数理」)
- On the base-line location problem for the maximum weight region decomposable into base-monotone shapes (New Trends in Algorithms and Theory of Computation)
- アスペクト比を固定した最小の周囲長方形について (アルゴリズムと計算理論の新展開)
- 多面体の非同型な展開図の個数について
- 基単調図形に分割可能な最大重み領域を得る基線の配置問題
- トロミノ詰込問題の計算複雑さについて