A-3-25 論理関数の重ね合わせに基づく加減算向きLUT

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2002-03-07

著者

• 中西 正樹

  奈良先端科学技術大学院大学情報科学研究科

• 堀山 貴史

  京都大学大学院情報学研究科

• 堀山 貴史

  埼玉大学情報システム工学科

• 堀山 貴史

  奈良先端科学技術大学院大学

• 渡邊 勝正

  奈良先端科学技術大学院大学

• 渡邊 勝正

  奈良先端科学技術大学院大学情報科学研究科

• 木村 晋二

  奈良先端科学技術大学院大学情報科学研究科

• 渡邉 勝正

  奈良先端科学技術大学院大学

• 木村 晋二

  早稲田大学大学院情報生産システム研究科

• 梶原 裕嗣

  奈良先端科学技術大学院大学 情報科学研究科

• 石井 淳

  奈良先端科学技術大学院大学 情報科学研究科

関連論文

• 量子計算の並列シミュレーションにおける通信量削減手法(計算論,計算モデル)
• FPGAのスイッチマトリクスを対象としたソフトエラー対策(チップ間通信,ルーティング,インターコネクト,デザインガイア2008-VLSI設計の新しい大地)
• DS-1-14 飛び道具を考慮した逆算法に基づく詰将棋列挙技術(DS-1. COMP-NHC学生シンポジウム,シンポジウムセッション)
• Automatic clock gating generation through power-optimal control signal selection (VLSI設計技術)
• 二分決定グラフ上での知識表現および正/ホーン関数の認識問題
• 複数の二分決定グラフを用いたNP完全な組合せ問題の解法
• 正4面体と他の正多面体との共通の辺展開図に関する研究
• 自動クロックゲーティング生成における電力最適化制御信号選択手法
• 秘密分散を用いた安全なVickreyオークション
• 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
• 8C45 ことばによる手話単語の記述と三次元表現
• 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
• 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
• 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
• 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
• C言語を用いた音声認識・学習LSIの設計と実現について
• C言語を用いた音声認識・学習LSIの設計と実現について
• C言語を用いた音声認識・学習LSIの設計と実現について
• A-3-13 学習回路インターフェースを持ち不特定話者に対応できる音声認識回路
• マルチステージクロックゲーテイングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
• マルチステージクロックゲーティングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
• 1-D-5 最長路問題と最大経路差問題 : その解法とJR大都市近郊区間大回りへの応用(離散・組合せ最適化(2))
• 能動関数によるアサーション検証設計(続・システム検証の科学技術,サイバー増大号)
• 定数幅量子ブランチングプログラムの計算能力 (計算理論とアルゴリズムの新展開)
• New Graph Calculi for Planar Non-3-Colorable Graphs
• 高信頼セルによる演算器の耐故障性と遅延時間の評価(ARC-11:高信頼性および応用システム,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
• 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
• 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
• 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
• 細粒度命令分解と少品種セルによる高信頼化アーキテクチャの提案(Inventive and Creative Architecture特別セッションII)
• オンライン問題の競合比解析の自動化について
• 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• I/Oルーティング情報を用いたオンラインFPGAプレイスメント(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
• I/Oルーティング情報を用いたオンラインFPGAプレイスメント(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
• DS-1-12 鍵配布を必要としない量子秘密通信プロトコル(DS-1.COMP-NHC学生シンポジウム,シンポジウム)
• π計算表示から能動形プログラムの枠組みの生成
• I/Oタイミングを考慮したオンラインFPGAプレイスメント(ハードウェアマネジメント, デザインガイア-VLSI設計の新しい大地を考える研究会-)
• 不正者を識別可能な量子秘密分散法
• 不正者を識別可能な量子秘密分散法
• 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
• 配線リソースを考慮した再構成可能1bitプロセッサアレイ
• 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
• 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
• ソフトウェアの自己変更を支援する機構について
• LA-004 コンポーネントベース開発のためのアプリケーションフレームワーク(A. モデル・アルゴリズム・プログラミング)
• 耐タンパCPUによるプログラム実行の証明
• 耐タンパCPUによるプログラム実行の証明
• 例外検出用動的再構成可能なコプロセッサ(システム設計及び一般)
• 例外検出用動的再構成可能なコプロセッサ(システム設計および一般)
• 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)
• 平面グラフにおけるHajos Calculusの複雑さについて
• 二段組合せ回路の最大動作率について(計算理論とアルゴリズムの新展開)
• 入札額の範囲が制限された正直なオークション
• Hajos Calculus on Planar Graphs (Theoretical Computer Science and its Applications)
• 論理式の解密度の濃縮
• 上位からの時差入力下での最適並列加算器
• 除算を表現する二分決定グラフの指数下界
• 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計及び一般)
• 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計および一般)
• 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
• 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価(FPGAとその応用及び一般)
• A-3-25 論理関数の重ね合わせに基づく加減算向きLUT
• A-3-4 リング発振器を用いたオンチップ高速シリアル通信方式
• A-3-11 冗長2進CORDIC演算器を有する16ビットパイプラインプロセッサ
• Fine-Grained Power Gating Based on the Controlling Value of Logic Elements
• Fine-grained power gating based on the controlling value of logic gates (VLSI設計技術)
• Fine-grained power gating based on the controlling value of logic gates (システムLSI設計技術)
• 自発的移送が可能なオブジェクト生成システムの開発
• SRAMベースFPGAにおける耐ソフトエラーLUT構成法(リコンフィギャラブルシステム2,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• VLIW型命令キューを持つOROCHIの命令スケジューリング機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• VLIW型命令キューを持つOROCHIの命令スケジューリング機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案
• 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
• 量子計算の並列シミュレーションにおける通信量削減手法(HPC-8:アプリケーション,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• DS-1-4 耐故障性量子計算におけるエラー訂正回数の削減手法(DS-1. COMP-NHC学生シンポジウム,シンポジウムセッション)
• Bit-Length Optimization Method for High-Level Synthesis Based on Non-linear Programming Technique(System Level Design,VLSI Design and CAD Algorithms)
• DS-1-7 いかなる辺展開でも正多面体は重ならない(DS-1.COMP学生シンポジウム,シンポジウムセッション)
• いかなる辺展開でも正多面体は重なりを持たない (計算機科学とアルゴリズムの数理的基礎とその応用)
• 正4面体と正6面体との共通の展開図の構成に関する研究
• 正多面体の展開図における最小/最大の直径、幅および包囲長方形について
• Upper bounds for quantum biased oracles with explicit bias rate (計算理論とアルゴリズムの新展開 RIMS研究集会報告集)
• 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)
• 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 状態空間の分割を用いた量子探索ハードウェアシミュレータ
• いかなる辺展開でも正多面体は重なりを持たない
• 正多面体の展開図における最小/最大の直径、幅および包囲長方形について
• 任意の凸多面体は重なりのない展開図に展開できるだろうか?
• 2-K-10 p6タイリング可能なポリアモンドの生成(ワークショップ「娯楽のOR-エンターテイメントの数理」)
• On the base-line location problem for the maximum weight region decomposable into base-monotone shapes (New Trends in Algorithms and Theory of Computation)
• アスペクト比を固定した最小の周囲長方形について (アルゴリズムと計算理論の新展開)
• メッセージの開封確認を行う量子プロトコルとその安全性について(量子情報処理論文)
• 6.量子-古典協調計算 : オートマトンの場合(量子コンピュータと量子計算)
• 多面体の非同型な展開図の個数について

もっと見る 閉じる

スポンサーリンク