I/Oルーティング情報を用いたオンラインFPGAプレイスメント(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
部分再構成可能FPGAでは,ロジックリソースとインターコネクション網の任意の部分を動的に再構成することが可能となる.そのため,FPGA上にて同時に多数のタスクを実行することが出来る.限られたFPGAリソースを用いて効率的にタスクを実行するためには,FPGAリソースの管理が極めて重要となる.近年,いくつかのオンラインFPGAプレイスメント手法が提案されたが,そのどれもがタスクのI/O通信を扱うことが出来ない.タスクのI/O通信を明示的に扱うことで,我々は新しいオンラインプレイスメント手法を提案する.我々の手法は各空き領域に付随するI/Oエレメントまでの経路情報を用いることで,各タスクに対して適切な領域を選択する.
- 社団法人電子情報通信学会の論文
- 2006-05-04
著者
-
中西 正樹
奈良先端科学技術大学院大学情報科学研究科
-
渡邊 勝正
奈良先端科学技術大学院大学
-
山下 茂
奈良先端科学技術大学院大学 情報科学研究科
-
渡邊 勝正
奈良先端科学技術大学院大学情報科学研究科
-
渡邉 勝正
奈良先端科学技術大学院大学
-
山下 茂
立命館大学
-
伴野 充
奈良先端科学技術大学院大学
-
中島 和生
メリーランド大学,カレッジパーク校
-
中島 和生
メリーランド大学 カレッジパーク校
関連論文
- 量子計算の並列シミュレーションにおける通信量削減手法(計算論,計算モデル)
- 動的なコミュニケーションの枠組みの記述
- FPGAのスイッチマトリクスを対象としたソフトエラー対策(チップ間通信,ルーティング,インターコネクト,デザインガイア2008-VLSI設計の新しい大地)
- 日本語プログラミング環境の構築とその活用
- トランスダクション法に基づく単一磁束量子回路合成のためのフレームワーク
- RSFQ論理回路の回路変形による論理設計
- RSFQ論理回路の回路変形による論理設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- RSFQ論理回路の回路変形による論理設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- RSFQ論理回路の回路変形による論理設計
- RSFQ論理回路の回路変形による論理設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- RSFQ論理回路の回路変形による論理設計(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 拡張したオブジェクトによる重回帰分析支援システム
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 8C45 ことばによる手話単語の記述と三次元表現
- 英文契約書における要目の抽出
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- トランスダクション法の並列化に関する研究
- (4, 1)-量子ランダムアクセス符号の非存在について
- CAS2000-17 / VLD2000-26 / DSP2000-38 充足可能性判定手法に基づく有限状態機械の状態数え上げ
- 充足可能性判定手法に基づいたマルチクロックパス解析
- 充足可能性判定手法に基づいたマルチクロックパス解析
- 充足可能性判定手法に基づいたマルチクロックパス解析
- A-3-8 多段論理回路のための充足可能性判定手法とそれを用いたマルチクロックパス解析
- 能動関数によるアサーション検証設計(続・システム検証の科学技術,サイバー増大号)
- 定数幅量子ブランチングプログラムの計算能力 (計算理論とアルゴリズムの新展開)
- 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
- 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
- 高信頼セルによる演算器の耐故障性と遅延時間の評価(ARC-11:高信頼性および応用システム,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 少品種高信頼セルによる演算器の提案と評価(テスト・高信頼,組込技術とネットワークに関するワークショップETNET2008)
- 細粒度命令分解と少品種セルによる高信頼化アーキテクチャの提案(Inventive and Creative Architecture特別セッションII)
- 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- Robust Quantum Algorithms for Oracle Identification (Theoretical Computer Science and its Applications)
- Transmitting classical information on the quantum network efficiently
- オラクル同定問題に対する頑健な量子アルゴリズム
- 知的オブジェクト指向プログラミング環境
- I/Oルーティング情報を用いたオンラインFPGAプレイスメント(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- I/Oルーティング情報を用いたオンラインFPGAプレイスメント(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- DS-1-12 鍵配布を必要としない量子秘密通信プロトコル(DS-1.COMP-NHC学生シンポジウム,シンポジウム)
- π計算表示から能動形プログラムの枠組みの生成
- I/Oタイミングを考慮したオンラインFPGAプレイスメント(ハードウェアマネジメント, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 不正者を識別可能な量子秘密分散法
- 不正者を識別可能な量子秘密分散法
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
- 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般)
- 携帯機器に多言語のリソースを安定的に供給出来るネットワークサービス (2005年情報学シンポジウム講演論文集--社会システムを支える情報学) -- (ポスターセッション)
- ソフトウェアの自己変更を支援する機構について
- LA-004 コンポーネントベース開発のためのアプリケーションフレームワーク(A. モデル・アルゴリズム・プログラミング)
- 耐タンパCPUによるプログラム実行の証明
- 耐タンパCPUによるプログラム実行の証明
- 例外検出用動的再構成可能なコプロセッサ(システム設計及び一般)
- 例外検出用動的再構成可能なコプロセッサ(システム設計および一般)
- 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計及び一般)
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計および一般)
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価(FPGAとその応用及び一般)
- A-3-25 論理関数の重ね合わせに基づく加減算向きLUT
- A-3-4 リング発振器を用いたオンチップ高速シリアル通信方式
- ソフトウェアを複数のプログラマが協調して開発するための環境の構築
- 自発的移送が可能なオブジェクト生成システムの開発
- SRAMベースFPGAにおける耐ソフトエラーLUT構成法(リコンフィギャラブルシステム2,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
- 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
- 肢体不自由者の為の入力操作支援システムに関する研究
- VLIW型命令キューを持つOROCHIの命令スケジューリング機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- VLIW型命令キューを持つOROCHIの命令スケジューリング機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案
- 1.量子コンピュータ入門(講義・研究発表の概要,信州冬の学校2009,地域スクール報告)
- 高信頼セルによる回路の信頼性評価(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- 量子計算の並列シミュレーションにおける通信量削減手法(HPC-8:アプリケーション,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- DS-1-4 耐故障性量子計算におけるエラー訂正回数の削減手法(DS-1. COMP-NHC学生シンポジウム,シンポジウムセッション)
- 汎用コプロセッサ GPCP-SS の実現と評価
- FBDDの厳密最小化とパストランジスタ論理の合成への応用
- FBDDの厳密最小化とパストランジスタ論理の合成への応用
- 可変ハードウェアを有する計算機システムにおけるハードウェア資源の管理について
- 可変ハードウェアを有する計算機システムにおけるハードウェア資源の管理について
- Decision Diagram Data Structure to Represent Quantum Circuit
- Decision Diagram Data Structure to Represent Quantum Circuit
- Upper bounds for quantum biased oracles with explicit bias rate (計算理論とアルゴリズムの新展開 RIMS研究集会報告集)
- 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)
- 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 状態空間の分割を用いた量子探索ハードウェアシミュレータ(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 状態空間の分割を用いた量子探索ハードウェアシミュレータ
- 顔の3次元表示と表情の変化に関する研究
- Decision Diagram Data Structure to Represent Quantum Circuit
- メッセージの開封確認を行う量子プロトコルとその安全性について(量子情報処理論文)
- 6.量子-古典協調計算 : オートマトンの場合(量子コンピュータと量子計算)