極薄シリコン酸化膜におけるストレスリーク電流の物理的起源
スポンサーリンク
概要
- 論文の詳細を見る
本論文では、極薄シリコン酸化膜にて発生するストレスリーク現象の物理的起源について述べる。シリコン酸化膜中にトラップされた電子のエネルギー緩和現象を伴うトラップアシスト型2段階トンネル現象に基づいてストレスリーク現象を解析した。その結果、ストレスリーク現象を発現しているシリコン酸化膜中のトラップサイトの特性を解明した。このストレスリーク現象を発現するトラップサイトのシリコン酸化膜中での位置はシリコン酸化膜中での正孔の平均自由工程によって、またトラップサイトでの電子のエネルギー緩和量はシリコン酸化膜における酸素空孔モデルで説明できることを提案する。
- 社団法人電子情報通信学会の論文
- 2006-06-26
著者
-
遠藤 哲郎
東北大学電気通信研究所
-
白石 賢二
筑波大院数物
-
遠藤 哲郎
東北大学際センター
-
廣瀬 和之
Jaxa宇宙科学研究本部総合研究大学院大学 宇宙科学専攻
-
白石 賢二
筑波大学 大学院 数理物質科学研究科
-
白石 賢二
Crest:筑波大数理物質
関連論文
- 23pGL-2 数nm直径Siナノワイヤに対する大規模第一原理電子状態計算(23pGL ナノチューブ・ナノワイヤ,領域9(表面・界面,結晶成長))
- 21aHV-13 2次元電子ガス-量子ドット界面における電子トンネル過程に対する微視的考察(21aHV 量子ドット,領域4(半導体,メゾスコピック系・局在))
- 金属電極とハフニウム系高誘電率ゲート絶縁膜界面の実効仕事関数変調機構(シリコン関連材料の作製と評価)
- C-11-9 部分空乏型および完全空乏型SOI MOSFETの過渡応答
- Surrounding Gate Transistor(SGT)型ゲインセルを用いた新しいNAND DRAM(集積エレクトロニクス)
- Buried Gate type SGTフラッシュメモリ
- Buried Gate type SGTフラッシュメモリ
- C-11-8 3 次元構造 Surrounding Gate Transistor (SGT) の下部拡散層形状解析方法の提案
- C-11-4 Buried Gate 型 SGT フラッシュメモリセル
- C-11-3 Surrounding Gate Transistor (SGT) DRAM セルのソフトエラー現象の解析
- C-11-5 Double Gate-SOI(DG-SOI)MOSFETにおけるソフトエラー現象の解析
- C-11-3 Surrounding Gate Transistor(SGT) DRAMのソフトエラー耐性に関する考察
- C-6-8 触媒反応CVD(Cat-CVD)法によるGaN結晶膜の省資源成長技術(C-6. 電子部品・材料,一般セッション)
- ホットメッシュCVD法によるGaN成長 : ルテニウムコーティッドタングステンメッシュの効果(薄膜プロセス・材料,一般)
- C-6-9 RuコートWを用いたHot-mesh CVD法によるGaN膜成長(C-6.電子部品・材料,一般講演)
- Si基板上SiC極薄膜の低温形成とユビキタスデバイスへの応用
- MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン,AWAD2006)
- MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン
- ハローインプランテーション技術を用いた30nmゲート長ダブルゲートMOSFETの研究,AWAD2006)
- ハローインプランテーション技術を用いた30nmゲート長ダブルゲートMOSFETの研究
- C-11-6 Floating Channel type SGT(FC-SGT)フラッシュメモリにおけるカップリング比の柱半径依存性
- C-11-4 Multi-Pillar Surrounding Gate 型 MOSキャパシタの試作プロセス
- C-11-3 Surrounding Gate Transistor における基板バイアス効果の拡散層形状依存性
- C-11-1 高電流利用効率を実現したCMOS降圧回路の直流特性
- ULSI用超低消費電力CMOS降圧回路
- A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cellを用いた新しい高密度フラッシュメモリ
- SGTの基板バイアス効果を抑制させる拡散層形状に関する解析
- C-11-6 Surrounding Gate Transistorにおける基板バイアス効果を抑制するためのりソース・ドレインエンジニアリング
- C-11-5 0.4μmMOSプロセス技術を用いたMUlti-Pillar Surrounding Gate型 MOS キャパシタ
- C-11-4 Floating Channel type SGT (FC-SGT)フラッシュメモリにおける書込・消去特性のフローティングゲート膜厚依存性
- C-11-2 超低消費電力降圧回路の試作
- Surrounding Gate Transistor(SGT)における基板バイアス効果を抑制するための新しいソース・ドレインエンジニアリング
- 0.4μmMOSプロセス技術を用いたMulti-Pillar Surrounding Gate型MOSキャパシタ
- 5nm以下の均一なゲート酸化膜形成のためのSiウェハ搬入条件
- 新しい基板コンタクト型パストランジスタ
- 新しい基板コンタクト型パストランジスタを用いた全加算器
- C-12-9 超高電流利用率を実現したULSI用降圧回路
- C-11-12 GHz動作における拡散層 : 拡散層間クロストークの解析
- C-11-11 Multi-Pillar Surrounding Gate Transistorの高速動作に関する解析
- C-11-7 F__-loatingC__-hannel type SGT(FC-SGT)フラッシュメモリにおける消去動作の解析
- C-11-6 Floating Channel type SGT(FC-SGT) Flashメモリセルにおけるフローティングチャネル形成プロセス
- C-11-2 Stacked-SGT DRAMのセルデザインの提案
- C-11-1 低Bit Line容量を実現する三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- 超低消費電力を指向したULSI用降圧回路
- 理想的なSファクタを実現する完全空乏型Duble-Gate SOI MOSFETのスケーリング理論
- Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- 高速動作・低消費電力M-SGT試作プロセスの提案
- Floating Channel type SGT (FC-SGT) Flashメモリにおける書込・消去特性の数値的解析
- Floating Channel type SGT (FC-SGT) Flashメモリの試作プロセスの提案
- 均一な厚さの極薄シリコン酸化膜を形成するための酸化炉搬入方法
- 26aXG-13 光励起下における電子ガス-量子ドット結合系のC-V特性とI-V特性(量子ドット,領域4,半導体,メゾスコピック系・局在)
- 30pTX-3 電子ガス-量子ドット結合系における電子ダイナミクスII(30pTX 量子ドット(結合系とスピン),領域4(半導体,メゾスコピック系・局在))
- 30pTX-2 電子ガス-量子ドット結合系におけるC-V特性およびI-V特性のSweep Rate依存性(30pTX 量子ドット(結合系とスピン),領域4(半導体,メゾスコピック系・局在))
- 30pTX-1 電子ガス-量子ドット結合系における電子構造II(30pTX 量子ドット(結合系とスピン),領域4(半導体,メゾスコピック系・局在))
- 21aYF-13 電子ガス-量子ドット結合系におけるC-V特性(21aYF 量子ドット,領域4(半導体,メゾスコピック系・局在))
- HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
- 21aYF-12 電子ガス-量子ドット結合系における電子ダイナミクス(21aYF 量子ドット,領域4(半導体,メゾスコピック系・局在))
- 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
- Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
- 21aYF-11 電子ガス・量子ドット結合系における電子状態(21aYF 量子ドット,領域4(半導体,メゾスコピック系・局在))
- SiO_2に埋め込まれたフローティングゲートへの多電子注入機構の提案(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- ULSI用超低消費電力CMOS降圧回路
- Surrounding Gate Transistor(SGT)における基板バイアス効果を抑制するための新しいソース・ドレインエンジニアリング
- 金属/high-k絶縁膜構造トランジスタにおいて金属結晶が閾値電圧ばらつきに及ぼす影響とその抑制(IEDM特集(先端CMOSデバイス・プロセス技術))
- MONOS型メモリの電荷蓄積機構の理論的研究(ゲート絶縁膜形成およびメモリ技術,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 第一原理計算によるIn系窒化物の特異な電子構造の理論的研究(窒化物及び混晶半導体デバイス)
- 第一原理計算によるIn系窒化物の特異な電子構造の理論的研究(窒化物及び混晶半導体デバイス)
- 第一原理計算によるIn系窒化物の特異な電子構造の理論的研究(窒化物及び混晶半導体デバイス)
- 26aYH-11 数nm直径Siナノワイヤに対する大規模第一原理電子状態計算(ナノチューブ・ナノワイヤ,領域9,表面・界面,結晶成長)
- 28pVC-2 蛋白質の立体構造・電子状態・生物機能の間の相関関係の研究(28pVC 生物物理,領域12(ソフトマター物理,化学物理,生物物理))
- 21aYF-7 数nmサイズSi量子ドットの大規模第一原理計算(21aYF 量子ドット,領域4(半導体,メゾスコピック系・局在))
- 19pXB-2 Si複空孔欠陥構造に関する大規模第一原理計算(格子欠陥・ナノ構造(半導体・ナノ粒子・表面界面),領域10,誘導体,格子欠陥,X線・粒子線,フォノン物性)
- 25aYH-8 密度汎関数理論に基づくGe/Si(001)界面近傍におけるGe原子空孔の構造(25aYH 表面界面構造,領域9(表面・界面,結晶成長))
- 23aYF-14 炭素ナノ物質のキャパシタにおける量子効果(23aYF ナノチューブ伝導,領域7(分子性固体・有機導体))
- 第一原理計算によるZrB_2基板上GaNエピタキシャル成長の理論的研究(ナノ構造・エピ成長分科会特集「窒化物半導体エピタキシャル成長における基板の役割」の再考)
- 金属電極/高誘電率絶縁膜界面の物理を中心としたhigh-k/metalゲートスタックの実効仕事関数変調機構の理解(プロセス・デバイス・回路シミュレーション及び一般)
- 極薄シリコン酸化膜におけるストレスリーク電流の物理的起源,AWAD2006)
- 極薄シリコン酸化膜におけるストレスリーク電流の物理的起源
- C-12-26 超低消費電力を指向したULSI用降圧回路の試作
- Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- C-11-6 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- C-11-4 Floating Channel type SGT (FC-SGT) Flashメモリにおける書込・消去動作の解析
- C-11-3 三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- C-11-2 新しい基板コンタクト型パストランジスタの提案
- Floating Channel Type SGT Flashメモリ
- Floating Channel Type SGT Flashメモリ
- 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- 次世代超高集積DrAMの為の新しい三次元メモリアレイアーキテクチャ
- 次世代超高集積DRAMの為の新しい三次元メモリアレイアーキテクチャ
- 3次元階層型メモリアレー技術を用いたStacked-SGT DRAM
- 3次元階層型メモリアレー技術を用いたStacked-SGT DRAM
- Multi-SGTの高速動作に関する解析
- Multi-SCTの高速動作に関する解析
- 大負荷電流を駆動できる新しい低消費電力降圧回路
- 大負荷電流を駆動できる新しい低消費電力降圧回路
- フラッシュEEPROMのデータ書換え特性
- フラッシュEEPROMのデータ書換え特性
- NANDフラッシュメモリの現状と将来技術
- 単一原子ドーピング法と離散的ドーパントデバイス評価