単一原子ドーピング法と離散的ドーパントデバイス評価
スポンサーリンク
概要
- 論文の詳細を見る
- 2011-03-01
著者
-
小野 行徳
NTT物性科学基礎研究所
-
遠藤 哲郎
東北大学電気通信研究所
-
大泊 巌
早稲田大学理工学部
-
品田 賢宏
早稲田大学工学部
-
小野 行徳
Ntt Lsi研究所
-
谷井 孝至
早大・理工・電生
-
大泊 巌
早大理工
-
大泊 巌
早稲田大学理工学術院
-
Ohdomari Iwao
School Of Science And Engineering Waseda University:kagami-memorial Laboratory For Materials Science
-
谷井 孝至
早稲田大学理工学術院
-
大泊 巌
Faculty Of Science And Engineering Waseda University
-
大泊 巌
早大
-
大泊 巌
早稲田大学
-
遠藤 哲郎
東北大学
-
大泊 巌
早大・理工
-
堀 匡寛
早稲田大学
-
平 圭吾
早稲田大学
-
小松原 彰
早稲田大学
-
谷井 孝至
早稲田大学
-
品田 賢宏
早稲田大学
-
小野 行徳
Ntt
-
堀 匡寛
早稲田大学理工学研究科
関連論文
- 28aTX-7 ダブルゲートSi MOSFET中の電子・正孔移動度とSi/SiO_2界面状態(28aTX 量子ホール効果,領域4(半導体,メゾスコピック系・局在))
- マンガンをイオン注入したSOI層の磁気特性(機能ナノデバイス及び関連技術)
- 20aYK-8 SiO_2/(100)Si/SiO_2量子井戸に形成される二次元正孔系の磁気抵抗の閉じ込めポテンシャル依存性(20aYK 量子井戸・超格子・光応答,領域4(半導体,メゾスコピック系・局在))
- ナノメータMOSFETにおける容量パラメータの直接測定
- Siナノドットアレイを用いた2出力単電子デバイスの半加算器動作(機能ナノデバイスとおよび関連技術)
- シリコン・ナノワイヤーMOSFETを利用した室温動作可能な単一電子デバイス(第15回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2007))
- Siナノドットアレイを用いた多入力単電子デバイス(量子ナノと情報処理機能,量子効果デバイス及び関連技術)
- C-11-9 部分空乏型および完全空乏型SOI MOSFETの過渡応答
- シリコン相補型単電子インバーター : V-PADOX法による作製とその特性評価
- Surrounding Gate Transistor(SGT)型ゲインセルを用いた新しいNAND DRAM(集積エレクトロニクス)
- Buried Gate type SGTフラッシュメモリ
- Buried Gate type SGTフラッシュメモリ
- C-11-8 3 次元構造 Surrounding Gate Transistor (SGT) の下部拡散層形状解析方法の提案
- C-11-4 Buried Gate 型 SGT フラッシュメモリセル
- C-11-3 Surrounding Gate Transistor (SGT) DRAM セルのソフトエラー現象の解析
- C-11-5 Double Gate-SOI(DG-SOI)MOSFETにおけるソフトエラー現象の解析
- C-11-3 Surrounding Gate Transistor(SGT) DRAMのソフトエラー耐性に関する考察
- C-6-8 触媒反応CVD(Cat-CVD)法によるGaN結晶膜の省資源成長技術(C-6. 電子部品・材料,一般セッション)
- ホットメッシュCVD法によるGaN成長 : ルテニウムコーティッドタングステンメッシュの効果(薄膜プロセス・材料,一般)
- C-6-9 RuコートWを用いたHot-mesh CVD法によるGaN膜成長(C-6.電子部品・材料,一般講演)
- Si基板上SiC極薄膜の低温形成とユビキタスデバイスへの応用
- MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン,AWAD2006)
- MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン
- ハローインプランテーション技術を用いた30nmゲート長ダブルゲートMOSFETの研究,AWAD2006)
- ハローインプランテーション技術を用いた30nmゲート長ダブルゲートMOSFETの研究
- C-11-6 Floating Channel type SGT(FC-SGT)フラッシュメモリにおけるカップリング比の柱半径依存性
- C-11-4 Multi-Pillar Surrounding Gate 型 MOSキャパシタの試作プロセス
- C-11-3 Surrounding Gate Transistor における基板バイアス効果の拡散層形状依存性
- C-11-1 高電流利用効率を実現したCMOS降圧回路の直流特性
- ULSI用超低消費電力CMOS降圧回路
- A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cellを用いた新しい高密度フラッシュメモリ
- SGTの基板バイアス効果を抑制させる拡散層形状に関する解析
- C-11-6 Surrounding Gate Transistorにおける基板バイアス効果を抑制するためのりソース・ドレインエンジニアリング
- C-11-5 0.4μmMOSプロセス技術を用いたMUlti-Pillar Surrounding Gate型 MOS キャパシタ
- C-11-4 Floating Channel type SGT (FC-SGT)フラッシュメモリにおける書込・消去特性のフローティングゲート膜厚依存性
- C-11-2 超低消費電力降圧回路の試作
- Surrounding Gate Transistor(SGT)における基板バイアス効果を抑制するための新しいソース・ドレインエンジニアリング
- 0.4μmMOSプロセス技術を用いたMulti-Pillar Surrounding Gate型MOSキャパシタ
- 5nm以下の均一なゲート酸化膜形成のためのSiウェハ搬入条件
- 新しい基板コンタクト型パストランジスタ
- 新しい基板コンタクト型パストランジスタを用いた全加算器
- C-12-9 超高電流利用率を実現したULSI用降圧回路
- C-11-12 GHz動作における拡散層 : 拡散層間クロストークの解析
- C-11-11 Multi-Pillar Surrounding Gate Transistorの高速動作に関する解析
- C-11-7 F__-loatingC__-hannel type SGT(FC-SGT)フラッシュメモリにおける消去動作の解析
- C-11-6 Floating Channel type SGT(FC-SGT) Flashメモリセルにおけるフローティングチャネル形成プロセス
- C-11-2 Stacked-SGT DRAMのセルデザインの提案
- C-11-1 低Bit Line容量を実現する三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- 超低消費電力を指向したULSI用降圧回路
- 理想的なSファクタを実現する完全空乏型Duble-Gate SOI MOSFETのスケーリング理論
- Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- 高速動作・低消費電力M-SGT試作プロセスの提案
- Floating Channel type SGT (FC-SGT) Flashメモリにおける書込・消去特性の数値的解析
- Floating Channel type SGT (FC-SGT) Flashメモリの試作プロセスの提案
- 均一な厚さの極薄シリコン酸化膜を形成するための酸化炉搬入方法
- MOSFETを利用した室温での単一電子転送・検出とその応用 : SOIを用いた素子作製と特性評価(単電子/単光子検出とマニピュレーション)
- 20aYC-4 シリコン二次元電子系における占有率4の倍数に沿った抵抗のリッジ(量子ホール効果,領域4(半導体,メゾスコピック系・局在))
- シリコン・ナノデバイスを用いた室温での単一電子転送と検出 : SOIを使った素子作製とその特性評価(量子効果デバイス及び関連技術)
- シリコン・ナノデバイスを用いた室温での単一電子転送と検出 : SOIを使った素子作製とその特性評価
- 単電子の転送と検出デバイス
- 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
- ULSI用超低消費電力CMOS降圧回路
- Surrounding Gate Transistor(SGT)における基板バイアス効果を抑制するための新しいソース・ドレインエンジニアリング
- Siナノドットアレイを用いた2出力単電子デバイスの半加算器動作(機能ナノデバイスとおよび関連技術)
- Siナノドットアレイを用いた多入力単電子デバイス(量子ナノと情報処理機能,量子効果デバイス及び関連技術)
- 25aWR-12 シリコン二次元電子系における谷偏極状態での金属絶縁体相転移(25aWR 量子ホール効果,領域4(半導体メゾスコピック系・局在))
- マンガンをイオン注入したSOI層の磁気特性(機能ナノデバイス及び関連技術)
- シリコン・ナノワイヤーMOSFETを利用した室温動作可能な単一電子デバイス(第15回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2007))
- MOSFETを利用した室温での単一電子転送・検出とその応用 : SOIを用いた素子作製と特性評価(単電子/単光子検出とマニピュレーション)
- ダブルゲートMOSFETにおける谷と空間的サブバンドの制御 : シリコン量子井戸の電子状態(Functional Devices and Circuits, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- ダブルゲートMOSFETにおける谷と空間的サブバンドの制御 : シリコン量子井戸の電子状態(Functional Devices and Circuits, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- シリコン・ナノデバイスを用いた室温での単一電子転送と検出 : SOIを使った素子作製とその特性評価(量子効果デバイス及び関連技術)
- シリコン・ナノデバイスを用いた室温での単一電子転送と検出 : SOIを使った素子作製とその特性評価
- 極薄SIMOX-Si層エッジからのSiO_2障壁を介した電子トンネル
- 極薄シリコン酸化膜におけるストレスリーク電流の物理的起源
- C-12-26 超低消費電力を指向したULSI用降圧回路の試作
- Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- C-11-6 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- C-11-4 Floating Channel type SGT (FC-SGT) Flashメモリにおける書込・消去動作の解析
- C-11-3 三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- C-11-2 新しい基板コンタクト型パストランジスタの提案
- Floating Channel Type SGT Flashメモリ
- Floating Channel Type SGT Flashメモリ
- 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- 次世代超高集積DrAMの為の新しい三次元メモリアレイアーキテクチャ
- 次世代超高集積DRAMの為の新しい三次元メモリアレイアーキテクチャ
- 3次元階層型メモリアレー技術を用いたStacked-SGT DRAM
- 3次元階層型メモリアレー技術を用いたStacked-SGT DRAM
- シリコン相補型単電子インバーター : V-PADOX法による作製とその特性評価
- SC-9-5 シリコン系量子効果デバイスと単電子デバイスの進展
- 単一原子ドーピング法と離散的ドーパントデバイス評価
- 単電子パストランジスタ論理を用いた半加算器動作の実証
- 単電子パストランジスタ論理を用いた半加算器動作の実証
- シリコン系量子効果デバイスと単電子デバイス (特集:Siナノデバイス)
- Deterministicドープシリコンデバイスと量子輸送現象(機能ナノデバイス及び関連技術)
- Deterministicドープシリコンデバイスと量子輸送現象(機能ナノデバイス及び関連技術)
- シリコン単電子デバイス (特集 ナノ機能性材料)
- Deterministic ドープシリコンデバイスと量子輸送現象
- Deterministic ドープシリコンデバイスと量子輸送現象