ハローインプランテーション技術を用いた30nmゲート長ダブルゲートMOSFETの研究
スポンサーリンク
概要
- 論文の詳細を見る
本論文は、二次元デバイスシミュレータを用いてハローインプランテーション技術を用いた30nmボディ厚さ30nmゲート長のダブルゲートMOSFETの特性を解析する。ハローインプランテーション技術によって形成される不純物濃度(以下ハロー濃度と略称する。)の変化に対するDG-MOSFETの電気的特性(サブスレッショルドスロープ、しきい値、駆動力そして漏れ電流)の依存性を定量的に示す。この依存関係はハロー濃度が、ボディのポテンシャルに直接影響を与えるためであると説明することができる。また、ボディポテンシャルの制御という観点から、DG-MOSFETにおけるハロー濃度のデザイン技術は、サブスレッショルドスロープの向上、Ion・Ioffの改善、しきい値の調整などそのショートチャネル効果を抑制する上で、重要な技術であることを明らかにする。
- 社団法人電子情報通信学会の論文
- 2006-06-26
著者
関連論文
- C-11-9 部分空乏型および完全空乏型SOI MOSFETの過渡応答
- ガウス性ノイズ発生用CMOS型PLL FM復調器に関する実験的考察
- A-1-51 CMOS PLLを用いたホワイトノイズ発生に関する考察(A-1.回路とシステム,一般セッション)
- CMOS PLLを用いたホワイトノイズの発生(生命現象,一般)
- Surrounding Gate Transistor(SGT)型ゲインセルを用いた新しいNAND DRAM(集積エレクトロニクス)
- Buried Gate type SGTフラッシュメモリ
- Buried Gate type SGTフラッシュメモリ
- C-11-8 3 次元構造 Surrounding Gate Transistor (SGT) の下部拡散層形状解析方法の提案
- C-11-4 Buried Gate 型 SGT フラッシュメモリセル
- 同期理論の基礎と応用 数理科学,化学,生命科学から工学まで, Arkady Pikovsky,Michael Rosenblum,Jurgen Kurths(原著), 徳田功(訳), 丸善, 2009-12, A5判, 定価(本体8,800円+税)
- C-11-3 Surrounding Gate Transistor (SGT) DRAM セルのソフトエラー現象の解析
- C-11-4 Double Gate-SOI(DG-SOI)MOSFETのソフトエラーのα粒子入射軌道依存性
- C-11-5 Double Gate-SOI(DG-SOI)MOSFETにおけるソフトエラー現象の解析
- C-11-3 Surrounding Gate Transistor(SGT) DRAMのソフトエラー耐性に関する考察
- C-6-8 触媒反応CVD(Cat-CVD)法によるGaN結晶膜の省資源成長技術(C-6. 電子部品・材料,一般セッション)
- ホットメッシュCVD法によるGaN成長 : ルテニウムコーティッドタングステンメッシュの効果(薄膜プロセス・材料,一般)
- C-6-9 RuコートWを用いたHot-mesh CVD法によるGaN膜成長(C-6.電子部品・材料,一般講演)
- Si基板上SiC極薄膜の低温形成とユビキタスデバイスへの応用
- MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン,AWAD2006)
- MCML (MOS Current Mode Logic)インバーター回路における許容しきい値電圧ばらつきのガイドライン
- A-2-37 非線形結合されたvan der Pol発振器の平均化法による同期解析(A-2.非線形問題,一般講演)
- 非線形結合された二つのvan der Pol発振器の平均化法による同期特性の解析(非線形問題)
- 粘菌モデルから導出される新しい同期化法の平均化法による解析
- 発振器の結合系における2重モード解の分岐現象
- 発振器の結合系における分岐現象 : 非線形性を強めた場合(研究速報)
- 擬似カオスシステムの周期性と計算精度との関係について(通信と非線形特集及び一般)
- 発振器の結合系に見られる遷移ダイナミックスとカオス(非線形問題)
- 発振器の結合系にみられる遷移ダイナミックスとカオス
- NLP2000-37 / NC2000-31 カオスを用いた位相同期回路の引込み範囲の拡大について
- トランジスタ構造の立体化 : 縦型MOSトランジスタの高密度メモリーへの可能性
- ハローインプランテーション技術を用いた30nmゲート長ダブルゲートMOSFETの研究,AWAD2006)
- ハローインプランテーション技術を用いた30nmゲート長ダブルゲートMOSFETの研究
- C-11-6 Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- C-11-5 Si柱側壁表面の平滑化
- フラッシュメモリ技術
- C-11-6 Floating Channel type SGT(FC-SGT)フラッシュメモリにおけるカップリング比の柱半径依存性
- C-11-4 Multi-Pillar Surrounding Gate 型 MOSキャパシタの試作プロセス
- C-11-3 Surrounding Gate Transistor における基板バイアス効果の拡散層形状依存性
- C-11-1 高電流利用効率を実現したCMOS降圧回路の直流特性
- ULSI用超低消費電力CMOS降圧回路
- A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cellを用いた新しい高密度フラッシュメモリ
- SGTの基板バイアス効果を抑制させる拡散層形状に関する解析
- C-11-6 Surrounding Gate Transistorにおける基板バイアス効果を抑制するためのりソース・ドレインエンジニアリング
- C-11-5 0.4μmMOSプロセス技術を用いたMUlti-Pillar Surrounding Gate型 MOS キャパシタ
- C-11-4 Floating Channel type SGT (FC-SGT)フラッシュメモリにおける書込・消去特性のフローティングゲート膜厚依存性
- C-11-2 超低消費電力降圧回路の試作
- Surrounding Gate Transistor(SGT)における基板バイアス効果を抑制するための新しいソース・ドレインエンジニアリング
- 0.4μmMOSプロセス技術を用いたMulti-Pillar Surrounding Gate型MOSキャパシタ
- 5nm以下の均一なゲート酸化膜形成のためのSiウェハ搬入条件
- 5nm以下の均一なゲート酸化膜形成のためのSiウェア搬入条件
- C-11-10 Double Gate MOSFETの新しい構造と試作プロセスの提案
- C-11-9 超低消費電力を指向したオンチップ用CMOS降圧回路
- C-11-7 高信号を実現する三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- C-11-6 Floating Channel type SGT(FC-SGT)フラッシュメモリにおける書込・消去特性の柱半径依存性
- C-11-5 高集積化を実現するFloating Channel type SGT(FC-SGT)Flashメモリセルのビットライン形成法
- 新しい基板コンタクト型パストランジスタ
- 新しい基板コンタクト型パストランジスタを用いた全加算器
- C-12-9 超高電流利用率を実現したULSI用降圧回路
- C-11-12 GHz動作における拡散層 : 拡散層間クロストークの解析
- C-11-11 Multi-Pillar Surrounding Gate Transistorの高速動作に関する解析
- C-11-7 F__-loatingC__-hannel type SGT(FC-SGT)フラッシュメモリにおける消去動作の解析
- C-11-6 Floating Channel type SGT(FC-SGT) Flashメモリセルにおけるフローティングチャネル形成プロセス
- C-11-2 Stacked-SGT DRAMのセルデザインの提案
- C-11-1 低Bit Line容量を実現する三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- FLASHメモリ技術動向と将来
- 三次元階層型メモリアレイ技術を用いたStacked-SGT DRAMのアレイ構成及び読み出し方法
- 超低消費電力を指向したULSI用降圧回路
- 理想的なSファクタを実現する完全空乏型Duble-Gate SOI MOSFETのスケーリング理論
- Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- 高速動作・低消費電力M-SGT試作プロセスの提案
- Floating Channel type SGT (FC-SGT) Flashメモリにおける書込・消去特性の数値的解析
- Floating Channel type SGT (FC-SGT) Flashメモリの試作プロセスの提案
- 均一な厚さの極薄シリコン酸化膜を形成するための酸化炉搬入方法
- 微細MOSFETデバイスの試作に用いる電子線描画に関する研究
- 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
- ULSI用超低消費電力CMOS降圧回路
- Surrounding Gate Transistor(SGT)における基板バイアス効果を抑制するための新しいソース・ドレインエンジニアリング
- 極薄シリコン酸化膜におけるストレスリーク電流の物理的起源
- C-12-26 超低消費電力を指向したULSI用降圧回路の試作
- Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- C-11-6 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- C-11-4 Floating Channel type SGT (FC-SGT) Flashメモリにおける書込・消去動作の解析
- C-11-3 三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- C-11-2 新しい基板コンタクト型パストランジスタの提案
- Floating Channel Type SGT Flashメモリ
- Floating Channel Type SGT Flashメモリ
- 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- 完全空乏型Double-Gate SOI MOSFETの短チャネル効果の解析及びスケーリング理論の提案
- 次世代超高集積DrAMの為の新しい三次元メモリアレイアーキテクチャ
- 次世代超高集積DRAMの為の新しい三次元メモリアレイアーキテクチャ
- 3次元階層型メモリアレー技術を用いたStacked-SGT DRAM
- 3次元階層型メモリアレー技術を用いたStacked-SGT DRAM
- Multi-SGTの高速動作に関する解析
- Multi-SCTの高速動作に関する解析
- 大負荷電流を駆動できる新しい低消費電力降圧回路
- 大負荷電流を駆動できる新しい低消費電力降圧回路
- フラッシュEEPROMのデータ書換え特性
- フラッシュEEPROMのデータ書換え特性
- NANDフラッシュメモリの現状と将来技術
- 単一原子ドーピング法と離散的ドーパントデバイス評価