並列処理粒度可変プロセッサーの一方式
スポンサーリンク
概要
- 論文の詳細を見る
並列システムの問題の一つとして『多数のプロセッサを用いても性能がそれほど向上しない』ということが指摘されている。その原因の一つとして並列化できない逐次処理の存在がある。本稿では複数のプロセッサから、より大きな処理能力をもつ単一プロセッサを動的に再構成することで、この律速となっている逐次的な処理を高速に実行し、全体としての処理速度を向上させる新しいアーキテクチャを提案し、その性能評価の結果を示す。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- A Scheduling Method for Asynchronous VLSI System Design
- 非同期式カスケードALUプロセッサの評価
- 非同期式カスケードALUアーキテクチャの提案
- 比例遅延変動モデルに基づく非同期式論理完了信号に関する一考察
- 非同期式パイプラインプロセッサの高性能化手法について
- レイアウトデータに基づく非同期式加算回路の性能比較
- 非同期式プロセッサ TITAC-2 の検証とテスト
- 非同期式プロセッサ TITAC-2 のALUの構成