セルフチェッキング論理回路網の一構成法
スポンサーリンク
概要
- 論文の詳細を見る
セルフチェッキング技術は、オンライン故障検出の一手法である。回路に故障が生じた時、出力に現れる最初の誤りは必ず非符号語であるというセルフチェッキング技術の目指す目標はTSC目標と呼ばれ、SFS/SCD回路はTSC目標を満たす最大のクラスの回路として知られている。SFS性は出力に現れる最初の誤りは必ず非符号語であることを保証し、SCD性は回路に故障が生じても非符号語入力に対しては必ず非符号語を出力することを保証する。本研究では、以前に報告されたSFS/SCD組合せ回路構成法をもとにして、まずSFS/SCD同期式順序回路構成法を提案する。そして、SFS/SCD論理回路を構成要素とする回路網を構築する際に生じる問題を取り上げ、その解決法についても述べる。
- 一般社団法人情報処理学会の論文
- 1992-02-24
著者
関連論文
- 非同期式プロセッサTITAC-2の論理設計
- 非同期式プロセッサTITAC-2のアーキテクチャ
- BDD表現からの非同期式組合せ回路の構成法
- 非同期式プロセッサTITACの遅延非依存性
- 並列処理粒度可変プロセッサーの一方式
- 非同期式プロセッサTITACの設計と評価
- 非同期式プロセッサTITACのアーキテクチャと回路構成
- 非同期式論理回路の遷移因果律について
- 二相式非同期プロセッサの構成に関する一考察
- 非同期式プロセッサの性能評価の試み
- 正規直交展開を用いた論理回路のテスト容易性に関する一考察
- プロセス代数に基づく非同期式論理回路の設計検証
- CCSに基づく擬似非同期システムモデル
- 高水準設計検証の一方式
- プロセス記述による非同期式制御回路合成システム
- フォールトトレランスを有する階層型ニューラルネットワークとその性質
- 断線に対する耐故障性をもつニューラルネットワークの一構成法
- 内部表現の分散化によるニューラルネットワークの耐故障化の一手法
- 遺伝アルゴリズムによる耐故障ニューラルネットワークの実現
- 階層型ニューラルネットの耐故障性に関する一考察
- パルス駆動型非同期式論理回路のためのレジスタモデル
- パルス論理における非同期式レジスタ間データ転送
- パルス駆動型非同期式回路の基本素子モデルと組合せ論理回路構成
- パルス駆動型非同期式論理ゲートの高マージン化
- 非同期式超伝導論理回路のための基本ゲート
- パルス駆動型非同期式論理回路のゲートモデルと回路形式
- 非同期式プロセッサ制御回路合成の一手法
- 3段実現によるm-out-of-n符号の自己検査性検査回路
- 非同期式プロセッサにおける2線2相式レジスタ間転送の遅延条件
- 2線2相式非同期マスタースレイブ形レジスタの一構成法
- 2重化とオンラインテストによる耐故障分散型バスアービタの実現法
- 一般シャノン展開を用いて合成される論理回路に対するテストパターンの生成
- 一般シャノン展開を用いて合成される論理回路の検査容易性
- 共通積項の少ない多出力関数に対する拡張シャノン展開の適用
- BSPモデルによる漸次縮退システムの性能最適化について
- 分散共有メモリにBulk-Synchronous Parallel Model(BSPM)を用いた漸次縮退に関する一考察
- 通信履歴を利用した漸次縮退型並列計算の一方式
- 分散計算システムにおける漸次縮退の一方式
- 高速非同期式プロセッサ設計のための依存性グラフ並列化アルゴリズムの提案
- 非同期式プロセッサ設計のための依存性グラフのパイプライン化アルゴリズム
- 2線2相非同期式組合せ回路の検証容易化手法
- 非同期式論理回路のタイミング信頼性評価についての一考察
- 信号遷移グラフを用いた非同期式回路合成の一方法
- セルフチェッキング論理回路網の一構成法
- 上位動作記述言語から非同期式回路への変換について
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した高速化レイアウトの一手法
- On the Importance of Detecting Sites Failures in Mobile Computing Systems
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 依存性グラフで表現された調停動作の2相式同期回路への変換方法