正規直交展開を用いた論理回路のテスト容易性に関する一考察
スポンサーリンク
概要
- 論文の詳細を見る
m変数論理関数の場合,位数nの正規直交系はすべての入力に対し,ただ一つの要素だけが1であるようなn個のm変数論理式の組として定義される.任意の論理関数は,一部の変数のつくる正規直交系に適宜論理係数式を乗じることで表現でき,この表現形式は正規直交展開として知られている.本論文では,展開に用いる正規直交系が入力空間を分割していることに注目し,更に適当な制約を課することで,任意の論理関数に対し,すべての単一縮退故障を検出可能な4段の論理回路を必ず構成できることを示す.正規直交系を実現する部分回路を含めば回路の特定部分の活性化が可能になる.制約は正規直交系の要素に含まれる主項のリテラル一つを反転して得られる積項が必ず他の要素を1にできることに注目したものであり,他方で,特定の係数式が他のすべての入力空間においてそこで用いられている係数式に含まれている場合の処理を,ブール代数の吸収則の一般化として定式化するこで任意の論理関数に対するテスト容易性を得ている.テストの数は展開に現れる主項の数の定数倍程度であり,展開の計算と同時に得られる.
- 1994-12-25
著者
関連論文
- 非同期式プロセッサTITAC-2の論理設計
- 非同期式プロセッサTITAC-2のアーキテクチャ
- BDD表現からの非同期式組合せ回路の構成法
- 非同期式プロセッサTITACの遅延非依存性
- 並列処理粒度可変プロセッサーの一方式
- 非同期式プロセッサTITACの設計と評価
- 非同期式プロセッサTITACのアーキテクチャと回路構成
- 非同期式論理回路の遷移因果律について
- 二相式非同期プロセッサの構成に関する一考察
- 非同期式プロセッサの性能評価の試み
- 正規直交展開を用いた論理回路のテスト容易性に関する一考察
- 冗長論理回路のテスタビリティ評価尺度に関する一考察(ディペンダブルコンピュータシステム及び一般)
- マルチレートフィルタと帯域制限補間を用いたウェーブレット変換による楽音モーフィング
- マルチレートフィルタを用いたウェーブレット変換による感性情報処理 : 民族音楽と生理指標解析のための一手法
- 2H-10 データ駆動型ノイマンマシン(DDNM)の構築 : 各プログラムモジュールのクリティカルパスでの処理速度を目指して
- 2H-9 データ駆動型ノイマンマシン(DDNM)におけるスケジューリング : SPECint95ベンチマークテストの試み
- システムのインテリジェント化を支えるディジタル設計教育(新しい知能化へ向けたLSIシステム技術)
- ウェーヴレット変換を用いた心拍データの解析 : 音楽鑑賞によるリラクセーションを求めて
- ノイマン型コンピュータのデータ駆動型マシン技術を用いた高速化 : モジュールフェッチを前提とするループ・アンローリングのハードウエアによる実現
- ウェーヴレット変換のためのスケーラブルなデータ駆動型マシンの一構成法
- 完全なインターロックを行なうパイプラインCISC/RISCの設計教育 : マイクロコンピュータ設計教育環境City-1の2年目
- 完全なインターロックを行なうパイプラインCISC/RISCの設計教育 : マイクロコンピュータ設計教育環境City-1の2年目
- マイクロコンピュータ設計教育環境City-1 : FPGAコンピュータの自由な設計と製作
- プロセス代数に基づく非同期式論理回路の設計検証
- CCSに基づく擬似非同期システムモデル
- 高水準設計検証の一方式
- プロセス記述による非同期式制御回路合成システム
- フォールトトレランスを有する階層型ニューラルネットワークとその性質
- 断線に対する耐故障性をもつニューラルネットワークの一構成法
- 内部表現の分散化によるニューラルネットワークの耐故障化の一手法
- 遺伝アルゴリズムによる耐故障ニューラルネットワークの実現
- 階層型ニューラルネットの耐故障性に関する一考察
- パルス駆動型非同期式論理回路のためのレジスタモデル
- パルス論理における非同期式レジスタ間データ転送
- パルス駆動型非同期式回路の基本素子モデルと組合せ論理回路構成
- パルス駆動型非同期式論理ゲートの高マージン化
- 非同期式超伝導論理回路のための基本ゲート
- パルス駆動型非同期式論理回路のゲートモデルと回路形式
- 非同期式プロセッサ制御回路合成の一手法
- FPGAを用いたスーパースカラ設計教育に関する一考察
- 状況に埋め込まれた細粒度マイクロコンピュータ設計教育
- 冗長論理回路のテスタビリテイ評価尺度に関する一考察(ディペンダブルコンピュータシステム及び一般)
- 3段実現によるm-out-of-n符号の自己検査性検査回路
- 非同期式プロセッサにおける2線2相式レジスタ間転送の遅延条件
- 2線2相式非同期マスタースレイブ形レジスタの一構成法
- 一般シャノン展開を用いて合成される論理回路に対するテストパターンの生成
- 一般シャノン展開を用いて合成される論理回路の検査容易性
- 共通積項の少ない多出力関数に対する拡張シャノン展開の適用
- BSPモデルによる漸次縮退システムの性能最適化について
- 分散共有メモリにBulk-Synchronous Parallel Model(BSPM)を用いた漸次縮退に関する一考察
- 通信履歴を利用した漸次縮退型並列計算の一方式
- 分散計算システムにおける漸次縮退の一方式
- 高速非同期式プロセッサ設計のための依存性グラフ並列化アルゴリズムの提案
- 非同期式プロセッサ設計のための依存性グラフのパイプライン化アルゴリズム
- 2線2相非同期式組合せ回路の検証容易化手法
- 非同期式論理回路のタイミング信頼性評価についての一考察
- 信号遷移グラフを用いた非同期式回路合成の一方法
- セルフチェッキング論理回路網の一構成法
- 上位動作記述言語から非同期式回路への変換について
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した高速化レイアウトの一手法
- On the Importance of Detecting Sites Failures in Mobile Computing Systems
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 依存性グラフで表現された調停動作の2相式同期回路への変換方法
- マイクロアーキテクチャのCTL演繹体系を用いた検証
- マイクロアーキテクチャのCTL演繹体系を用いた検証(検証・デバック技術,システム設計及び一般)