パルス駆動型非同期式論理回路のゲートモデルと回路形式

概要

論文の詳細を見る
本稿では,パルス論理による非同期式回路について述べる.パルス論理では,非常に短い(ピコ秒オーダー)幅のパルスの有無で情報を表し,パルス伝播やパルス間の演算などによって計算を行う.パルス論理回路を実現する物理的素子はジョセフソン接合素子である.この素子には,超高速スイッチ動作(10ps)・低消費電力(〜1μW,ゲート)という特徴があり,コンピュータの論理素子として注目される.ジョセフソン接合素子を用いたパルス論理回路は,同期式回路に研究が限られている.そこで,本稿では,非同期式論理回路のためのデータ表現を決めて論理演算を示し,その演算を実現するために,SPICEシミュレーションによってモデル化した素子を提案する.そして,モデル化された素子を用いて組合せ回路の構成例を示す.組合せ回路としてNOT・AND・OR・XOR回路という基本的な回路をはじめに設計し,次に,半加算器と全加算器とを設計して,これらを組合せることで乗算器を構成する。
社団法人電子情報通信学会の論文
1994-04-22