3段実現によるm-out-of-n符号の自己検査性検査回路
スポンサーリンク
概要
- 論文の詳細を見る
m-out-of-n符号とは, 1の数がちょうどm個ある長さnピットの2値ベクトルの集合である. 任意の二つの符号語間に順序関係が存在しないので, 一方向性誤り検出能力があり, 動作中に自身の内部に生じる故障を検出する機能, すなわち自己検査性をもつディジタルシステムの設計に有用である. そのようなシステムにおいては, 診断・修復磯能を起動させるために, 自己険査性回路の出力であるm-out-of-n符号を監視する検査回路が必要であるが, この検査回路自身もまた自己検査性をもたねばならない. m-out-of-n符号の自己検査性検査回路の実現に関して, 任意のm, nに対する一般的構成法としては, 入力から出力まで論理ゲート6段を要する方法しか知られていなかったが, 最近, 井沢によって, m=1という特別の場合に対する3段実現の方法が示された. 本論文は, 井沢の方法を一般化することにより, 任意のmとnの組合せ(ただし n≧4)に対する3段実現が組織的に構成できることを示すものである. 検査回路が意味をもつのはn≧3の範囲であるが, n=3に対して組合せ回路による構成法は存在しないと推測されている. また, n≧4に対する任意のm, nに適用できる2段実現は存在しないと推測されている. したがって, 本論文の結果は, 任意のm, nに対して現在推測しうる最少段数の一般的構成法を与えている.
- 一般社団法人情報処理学会の論文
- 1983-07-15
著者
関連論文
- 非同期式プロセッサTITAC-2の論理設計
- 非同期式プロセッサTITAC-2のアーキテクチャ
- BDD表現からの非同期式組合せ回路の構成法
- 非同期式プロセッサTITACの遅延非依存性
- 並列処理粒度可変プロセッサーの一方式
- 非同期式プロセッサTITACの設計と評価
- 非同期式プロセッサTITACのアーキテクチャと回路構成
- 非同期式論理回路の遷移因果律について
- 二相式非同期プロセッサの構成に関する一考察
- 非同期式プロセッサの性能評価の試み
- 正規直交展開を用いた論理回路のテスト容易性に関する一考察
- プロセス代数に基づく非同期式論理回路の設計検証
- CCSに基づく擬似非同期システムモデル
- 高水準設計検証の一方式
- 主メモリに適した多重誤り訂正の一方式
- タイムペトリネットに基づくタイミング検証方式の高速化
- FACOM222 による HARPソースプログラムの形式処理と簡単なエラーチェックについて
- プロセス記述による非同期式制御回路合成システム
- フォールトトレランスを有する階層型ニューラルネットワークとその性質
- 断線に対する耐故障性をもつニューラルネットワークの一構成法
- 内部表現の分散化によるニューラルネットワークの耐故障化の一手法
- 遺伝アルゴリズムによる耐故障ニューラルネットワークの実現
- 階層型ニューラルネットの耐故障性に関する一考察
- パルス駆動型非同期式論理回路のためのレジスタモデル
- パルス論理における非同期式レジスタ間データ転送
- 超幾何分布モデルに基づくソフトウェア信頼性成長モデルの反応係数の拡張
- サービス動作時におけるソフトウェアの信頼性評価
- 初期データによるソフトウェア信頼性成長モデルの信頼性予測の推定能力
- 超幾何分布モデルに基づくソフトウェア信頼性成長モデルの反応係数の拡張
- Javaを利用したソフトウェア信頼性成長モデルToolの遠隔操作
- パルス駆動型非同期式回路の基本素子モデルと組合せ論理回路構成
- パルス駆動型非同期式論理ゲートの高マージン化
- 非同期式超伝導論理回路のための基本ゲート
- パルス駆動型非同期式論理回路のゲートモデルと回路形式
- 非同期式プロセッサ制御回路合成の一手法
- 耐故障能力をもつ3方路通信網の一構成法
- 3段実現によるm-out-of-n符号の自己検査性検査回路
- 非同期式プロセッサにおける2線2相式レジスタ間転送の遅延条件
- 2線2相式非同期マスタースレイブ形レジスタの一構成法
- 人智の誤りは防げるか(「信頼性」Vol.30にあたり)
- 相互結合型ニューラルネットワークの高次フォールトトレラント設計
- 階層型ニューラルネットワークの再学習によるMTTFの改善
- 高次機能を利用した相互結合型フォールトトレラントニューラルネットワーク
- 相互結合型フォールトトレラントニューラルネットワークへの結合素子の導入
- 相互結合型フォールトトレラントニューラルネットワークへの結合素子の導入
- 相互結合型フォールトトレラントニューラルネットワークへの結合素子の導入
- 反転表現を用いた耐故障相互結合型ニューラルネットワークへの結合ニューロンの組込み
- 無効解の検出機構を有する耐故障相互結合型ニューラルネットワーク
- 定期的再学習を利用したフォールトトレラントニューラルネットワーク
- フォールトトレラントコンピューティングと私
- 再学習を利用したフォールトトレラントニューラルネットワーク
- ディペンダビリティに関する諸問題
- フォールトトレランス技術の展望と今後の課題
- 2重化とオンラインテストによる耐故障分散型バスアービタの実現法
- 一般シャノン展開を用いて合成される論理回路に対するテストパターンの生成
- 一般シャノン展開を用いて合成される論理回路の検査容易性
- 共通積項の少ない多出力関数に対する拡張シャノン展開の適用
- BSPモデルによる漸次縮退システムの性能最適化について
- 分散共有メモリにBulk-Synchronous Parallel Model(BSPM)を用いた漸次縮退に関する一考察
- 通信履歴を利用した漸次縮退型並列計算の一方式
- 分散計算システムにおける漸次縮退の一方式
- フォ-ルトトレラントシステム
- 高速非同期式プロセッサ設計のための依存性グラフ並列化アルゴリズムの提案
- FTCの展望と今後への期待
- 超幾何分布にもとづくソフトウェア残存フォールト数推定モデル (ソフトウェア信頼性モデルの現状と課題)
- ソフトウェアの信頼性
- 時間順序機械に基づくプロトコルの自動検証方式
- ソフトウェア信頼性モデルと評価 (ソフトウェア信頼性技術)
- 高速タイミング検証方式の実現とその効率評価
- 構成要素の独立性を利用した高速タイミング検証方式
- フォ-ルトトレラントコンピュ-タ
- フォルトトレラントコンピュータ研究雑感
- フォ-ルトトレランス技術研究の最近の話題
- コンピュータシステムの新技術 : 柔構造化(6.柔軟性)(極限へのアプローチ)
- システムの安全性・高信頼性の考え方と評価 (システムにおける安全性と高信頼性)
- 緩い同期の3重系多数決システムにおける割込み処理方式
- 高度技術化社会における一つの問題
- 時間的冗長方式の多剰余符号を用いた加算器への適用と諸構成の評価
- 時間的冗長方式により誤り訂正可能なチェック・サム符号を用いた算術演算器の構成法
- 高信頼化技術の展望 (高信頼化技術)
- 関数に依存しないテスト集合を持つPLAの新構成法
- 定期保守を行う自己修復系計算機システムの信頼性・性能評価
- リモ-トメンテナンス
- 高信頼化技術 (最近のコンピュ-タシステム) -- (基本技術)
- コンピュ-タシステムの保守
- 回路構造に基づいたブ-ル微分算出法
- Spike-Freeな動作を行う非同期式回路における入出力関係
- 非同期式プロセッサ設計のための依存性グラフのパイプライン化アルゴリズム
- 2線2相非同期式組合せ回路の検証容易化手法
- 非同期式論理回路のタイミング信頼性評価についての一考察
- 信号遷移グラフを用いた非同期式回路合成の一方法
- セルフチェッキング論理回路網の一構成法
- 上位動作記述言語から非同期式回路への変換について
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した高速化レイアウトの一手法
- On the Importance of Detecting Sites Failures in Mobile Computing Systems
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 依存性グラフで表現された調停動作の2相式同期回路への変換方法