非同期式マイクロプロセッサTITAC-2のアーキテクチャ
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、現在一般に使用されている同期式プロセッサと同等の機能を持ち、高速に動作することを目標とした32bit.非同期式プロセッサTITAC-2について述べる。TITAC-2は、MIPS社R2000準拠の命令セットを持ち、例外処理機能、外部割り込み機能、記憶保護機能を搭載する。TITAC-2は、FIFOとして動作するレジスタを使用してパイプラインを構成することにより、非同期式自律分散制御と高速な動作を実現している。また、より現実的な遅延仮定を採用することで、十分なタイミング信頼性を確保しながら、回路量の低減と速度性能を向上させている。
- 社団法人電子情報通信学会の論文
- 1996-04-25
著者
-
上野 洋一郎
東京工業大学情報理工学研究科
-
高村 明裕
東京工業大学大学院情報理工学研究科
-
桑子 雅史
東京工業大学 工学部
-
南谷 崇
東京大学工学系研究科
-
桑子 雅史
東京大学 先端科学技術研究センター
-
高村 明裕
東京工業大学情報理工学研究科
-
上野 洋一郎
東京工業大学大学院情報理工学研究科
関連論文
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- A Scheduling Method for Asynchronous VLSI System Design
- 非同期式カスケードALUプロセッサの評価
- 非同期式カスケードALUアーキテクチャの提案
- 比例遅延変動モデルに基づく非同期式論理完了信号に関する一考察
- 非同期式パイプラインプロセッサの高性能化手法について
- レイアウトデータに基づく非同期式加算回路の性能比較
- 非同期式プロセッサ TITAC-2 の検証とテスト
- 非同期式プロセッサ TITAC-2 のALUの構成
- 非同期式プロセッサ TITAC-2 のキャッシュ構成
- 非同期式パイプラインの動作解析
- 非同期式プロセッサ TITAC-2 の同期インタフェース
- 非同期式プロセッサTITAC-2の性能評価
- 非期式乗算器の設計と試作
- 非同期式マイクロプロセッサTITAC-2のアーキテクチャ
- 非同期式プロセッサTITAC-2の論理設計
- 非同期式プロセッサTITAC-2のアーキテクチャ
- BDD表現からの非同期式組合せ回路の構成法
- 非同期式プロセッサTITACの遅延非依存性
- 並列処理粒度可変プロセッサーの一方式
- 非同期式プロセッサTITACの設計と評価
- 非同期式プロセッサTITACのアーキテクチャと回路構成
- 非同期式論理回路の遷移因果律について
- 二相式非同期プロセッサの構成に関する一考察
- 非同期式プロセッサの性能評価の試み
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- 3E-2 遅延情報に基づく非同期式制御回路の依存性グラフを利用した設計手法
- 非同期式パイプライン高速化のためのステージ間ラッチの構成
- 非同期式プロセッサTITC-2の論理設計における高速化手法 (非同期式回路/システム設計論文小特集)
- 2線2相非同期式組合せ回路の検証容易化手法
- 非同期式論理回路のタイミング信頼性評価についての一考察
- マイクロ操作の分解による非同期式プロセッサの高速化について
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した性能指向レイアウトの一手法
- 非同期式回路に適した高速化レイアウトの一手法
- 非同期式プロセッサを用いたコンピュータシステムの実現
- 非同期式プロセッサTITAC-2の性能解析
- データパスの特性を考慮した非同期式制御回路の一設計手法