桑子 雅史 | 東京大学 先端科学技術研究センター
スポンサーリンク
概要
関連著者
-
桑子 雅史
東京大学 先端科学技術研究センター
-
桑子 雅史
東京工業大学 工学部
-
上野 洋一郎
東京工業大学情報理工学研究科
-
上野 洋一郎
東京工業大学大学院情報理工学研究科
-
高村 明裕
東京工業大学大学院情報理工学研究科
-
高村 明裕
東京工業大学情報理工学研究科
-
南谷 崇
東京工業大学 大学院 情報理工学研究科
-
南谷 崇
東京大学先端科学技術研究センター
-
小沢 基一
東京工業大学大学院情報理工学研究科
-
南谷 崇
東京大学 先端科学技術研究センター
-
小沢 基一
東京大学先端科学技術研究センター
-
中村 宏
東京大学先端科学技術研究センター
-
今井 雅
東京工業大学 情報理工学研究科
-
石川 誠
東京工業大学 工学部
-
山崎 淳
東京工業大学 工学部
-
南谷 崇
東京大学工学系研究科
-
小澤 邦彦
東京工業大学工学部
-
籠谷 裕人
東京工業大学工学部
-
中村 宏
東京大学 先端科学技術研究センター
-
石川 誠
(株)日立製作所中央研究所
-
Ishikawa Makoto
Hitachi America Ltd. Mi Usa
-
桑子 雅史
東京大学先端科学技術研究センター
-
Ishikawa Makoto
Automotive Products Laboratory Hitachi America. Ltd.:(present Office)central Research Laboratory Hit
著作論文
- 非同期式プロセッサ TITAC-2 のキャッシュ構成
- 非同期式プロセッサ TITAC-2 の同期インタフェース
- 非同期式プロセッサTITAC-2の性能評価
- 非同期式マイクロプロセッサTITAC-2のアーキテクチャ
- 非同期式プロセッサTITAC-2の論理設計
- 非同期式プロセッサTITAC-2のアーキテクチャ
- 非同期式プロセッサTITACの設計と評価
- 非同期式論理回路の遷移因果律について
- 3E-2 遅延情報に基づく非同期式制御回路の依存性グラフを利用した設計手法
- 非同期式パイプライン高速化のためのステージ間ラッチの構成
- 非同期式プロセッサTITC-2の論理設計における高速化手法 (非同期式回路/システム設計論文小特集)
- 2線2相非同期式組合せ回路の検証容易化手法
- 非同期式論理回路のタイミング信頼性評価についての一考察