多層配線における埋め込みヴィアホール形成技術
スポンサーリンク
概要
- 論文の詳細を見る
半導体デバイスの高集積化に伴い、配線の微細化、多層化に対する要求は益々厳しくなっている。高集積な多層の配線を形成するには、図1に示すような層間膜をCMP(Chemical Mechanical Polishing)により完全に平坦化し、ヴィアホール上にヴィアホールを設けるような構造(Stacled Via構造)が必須である。ここでは、ヴィアホールをCVD-Wまたは高温アルミで埋め込んだ場合のStacked viaについて検討した。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
-
吉丸 正樹
沖電気工業(株)超LSI研究開発センタ
-
井田 次郎
沖電気工業株式会社
-
橋本 圭市
沖電気工業(株) 超lsi研究開発センター
-
橋本 圭市
沖電気工業
-
井田 次郎
沖電気工業 超lsi研究開発センター
-
鉄田 博
沖電気工業株式会社生産センタ
-
〓田 博
沖電気工業株式会社 生産センタ
-
おの田 博
沖電気工業
-
影山 麻樹子
沖電気工業
-
原田 裕介
沖電気工業
-
梶田 陽子
沖電気工業(株)超LSI研究開発センター
-
吉丸 正樹
沖電気工業(株)シリコンソリューションカンパニー研究本部
関連論文
- 金属電極上に堆積したTa2O5の膜特性
- RFスパッタ法による(Ba, Sr)TiO_3薄膜の結晶性と電気特性
- DRAM対応スパッタ(Ba, Sr)TiO_3薄膜の低温成膜
- 反応性スパッタと急速熱処理による強誘電体PZT薄膜の形成技術
- RTA処理したスパッタPZTの薄膜化と不揮発特性
- ノンドープ・ノンオーバーラップ構造を用いた超低リーク版FD-SOIトランジスタ
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SBT膜と新構造スタックセルを用いた4Mb FeRAM(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
- HFヴェーパクリーニングを前処理として用いた極薄シリコン窒化膜の形成
- Si/CaF2/Si積層SOI構造へのCMOSデバイスの形成
- Cu/バリアメタル構造におけるCu膜配向性の評価
- Al合金/Ti積層構造における下地絶縁膜表面粗さのAl合金膜特性への影響
- Al/TiN積層配線におけるAlの配向性とエレクトロマイグレ-ション特性
- Ti密着層を用いたAl-Si-Cu埋め込みヴィアのエレクトロマイグレーション
- Al合金/Ti構造における下地絶縁膜表面粗さのAl配向性への影響
- 低誘電率SiOF膜の0.35μmCMOSへの適用
- アルミ積層配線のエレクトロマイグレーション : TiNを上層に有する積層配線の信頼性
- Al高温スパッタ法により形成される生成物と配線信頼性への影響
- Cu/Ti/TiN/Ti構造を有するダマシン配線のエレクトロマイグレーション耐性
- a-Si/Ti ローカル配線での相互拡散, 寄生容量低減の解析
- a-Si/Ti ローカル配線での相互拡散, 寄生容量低減の解析
- EM加速試験におけるAl配線抵抗増加特性
- 多層配線における埋め込みヴィアホール形成技術
- ゾルゲル法によるPZT/PTO積層膜の形成
- 低消費電力 完全空乏型SOI-MOSFETの現状と展望
- 低誘電率層間膜のサブハ-フミクロンCMOSへの応用 (VLSI) -- (プロセス技術)
- TEOS-O_3 APCVD SiO_2の成膜機構検討
- スパッタCuリフロー法による溝埋込み配線形成
- PECVD SiOF膜の構造検討(II)
- PECVD SiOF膜の構造検討