ゾルゲル法によるPZT/PTO積層膜の形成
スポンサーリンク
概要
- 論文の詳細を見る
ゾルゲル法によるPZT膜の形成において、PZT膜と下部電極の間にPTO薄膜を導入する積層膜を検討した。結晶性及び電気的特性について評価を行った結果、PTO薄膜を導入する事により、均一で微細なグレインが形成され、表面モホロジーが改善される事を見いだした。また、同時に、耐圧及び膜疲労特性が向上し、それぞれ、5V印加まで1μA, cm^2以下、少なくとも10^9回の分極反転に対して安定であるという結果になった。
- 社団法人電子情報通信学会の論文
- 1993-12-10
著者
-
吉丸 正樹
沖電気工業(株)超LSI研究開発センタ
-
伊野 昌義
沖電気工業超LSI研究開発センタ
-
伊野 昌義
沖電気工業
-
中原 智也
沖電気工業超LSI研究開発センタ
-
吉丸 正樹
沖電気工業(株)シリコンソリューションカンパニー研究本部
関連論文
- 金属電極上に堆積したTa2O5の膜特性
- RFスパッタ法による(Ba, Sr)TiO_3薄膜の結晶性と電気特性
- DRAM対応スパッタ(Ba, Sr)TiO_3薄膜の低温成膜
- 反応性スパッタと急速熱処理による強誘電体PZT薄膜の形成技術
- RTA処理したスパッタPZTの薄膜化と不揮発特性
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- SBT膜と新構造スタックセルを用いた4Mb FeRAM(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
- LOCOSプロセス条件とアクティブの方向が接合リーク電流に与える影響
- HFヴェーパクリーニングを前処理として用いた極薄シリコン窒化膜の形成
- W/Poly-Siゲ-トMOS FETの試作
- 新しいデバイステクノロジ-SOS(silicon on sapphire)
- VLSIにおけるゲ-ト酸化技術
- 64Kbitダイナミックメモリの開発
- 低誘電率SiOF膜の0.35μmCMOSへの適用
- 多層配線における埋め込みヴィアホール形成技術
- ゾルゲル法によるPZT/PTO積層膜の形成
- TEOS-O_3 APCVD SiO_2の成膜機構検討
- PECVD SiOF膜の構造検討(II)
- PECVD SiOF膜の構造検討