LOCOSプロセス条件とアクティブの方向が接合リーク電流に与える影響
スポンサーリンク
概要
- 論文の詳細を見る
LOCOSプロセスにより発生するストレスの接合リーク電流に与える影響について検討を行った。接合リーク電流は、フィールド酸化膜及び窒化膜の膜厚が厚くなることにより増加する。さらに、接合リーク電流は、アクティブパターンの結晶方位に対する方向に強く依存することがわかった。結晶の滑り方向に加わる分解せん断応力の評価より、ウェハのオリフラに対して、45度傾いたパターンの接合リーク電流は、垂直ないし平行となるパターンに比較して、せん断応力の影響を受けやすいことがわかった。この接合リーク電流は、結晶欠陥によるものではなく、せん断応力によりLOCOS端部に発生する生成中心が原因と考えられる。
- 1994-07-26
著者
-
伊野 昌義
沖電気工業超LSI研究開発センタ
-
長友 良樹
沖電気研究本部デバイス研究開発部
-
伊藤 眞宏
沖電気工業株式会社
-
長友 良樹
沖電気工業株式会社
-
黒田 茂樹
沖電気工業(株)超LSI研究開発センタ
-
伊野 昌義
沖電気工業
-
黒田 茂樹
沖電気工業
-
土生津 義宗
沖電気工業
-
伊藤 眞宏
沖電気工業
-
黒田 茂樹
沖電気工業超lsi研究開発センタ
関連論文
- RTA処理したスパッタPZTの薄膜化と不揮発特性
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- MOSFET開発におけるTCAD適用手法
- MOSFET開発におけるTCAD適用手法
- 統合シミュレーションシステムUNISAS-Xの開発
- プロセスシミュレ-ションにおける多層構造酸化モデルの開発
- 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価(IEDM(先端CMOSデバイス・プロセス技術))
- 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価
- 1Gb DRAMのための200Gb/sの不良ビット検索機能を備えたOn-Wafer BIST
- MO-CVDによるSrBi_2Ta_2O_9薄膜を用いた0.25μm級FeRAM用スタックキャパシタの開発
- インバースモデリング技術を用いたMOSFETチャネルプロファイル抽出法の検討
- LOCOSプロセス条件とアクティブの方向が接合リーク電流に与える影響
- サリサイドMOSFETのプロセス/デバイス一貫シミュレーション
- HFヴェーパクリーニングを前処理として用いた極薄シリコン窒化膜の形成
- W/Poly-Siゲ-トMOS FETの試作
- 新しいデバイステクノロジ-SOS(silicon on sapphire)
- VLSIにおけるゲ-ト酸化技術
- 64Kbitダイナミックメモリの開発
- 内標準法に基づく浅いドーパントプロファイルの高精度SIMS測定
- 低誘電率SiOF膜の0.35μmCMOSへの適用
- ゾルゲル法によるPZT/PTO積層膜の形成
- 希釈ウェット雰囲気中のシリコン熱酸化モデルの検討
- プロセスシミュレーションの現状と課題
- 4Mb DRAMの開発
- SOS(シリコン・オン・サファイア)技術の最新動向 (特集 半導体プロセス技術のイノベーション)
- 夢の実現--昨日、今日、明日 低消費電力 完全空乏型SOIデバイス開発のあゆみ (デバイス特集)
- 高圧酸化法によるSTI形成技術の検討
- 埋込みPoly-Siコンタクト(BPC)の開発
- 大容量メモリにおける冗長技術
- 光学モバイル用途に優れたSOQ(シリコン・オン・クォーツ)デバイス(IEDM特集(先端CMOSデバイス・プロセス技術))