A 50% Power Reduction in H.264/AVC HDTV Video Decoder LSI by Dynamic Voltage Scaling in Elastic Pipeline(VLSI Architecture,<Special Section>VLSI Design and CAD Algorithms)

スポンサーリンク

概要

著者

関連論文

もっと見る

スポンサーリンク