高速モードと低消費電力モードを有する2線式論理回路の設計手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
スポンサーリンク
概要
- 論文の詳細を見る
ASDMDL(Asymmetric Slope Dual Mode Differential Logic)は高速ダイナミック回路とスタティックCMOSの2つの特徴を持つ2線論理回路方式である.通常は演算相とプリチャージ相の2相で動作し,信号の立ち上がり遷移と立ち下がり遷移に要する時間を意図的に非対称とすることで高速動作を実現する.一方,高速動作を必要としない場合には,スタティックCMOSと同様にプリチャージなしの単相で動作し,余分な消費電力を削減する.この2つの動作を切り替えることで,設計した回路の動作条件に合った性能を引き出すことができる.ダイナミック回路の論理合成手法を用いることで,ASDMDL回路とスタティックCMOSを混載したデジタルコアの論理合成・自動配置配線手法を実現できる.クリティカルパス部を中心にASDMDLを適用したASDMDL/CMOS混在プロセッサの最高動作周波数は232MHzであり,完全CMOS設計のプロセッサと比較して14%の高速化を実現できることを,0.18μmCMOSプロセスによるテストチップで実証した.一方,100MHz動作時における単相動作の消費電力はCMOSとほとんど等しく,3%減少した.
- 2006-11-28
著者
-
瀧 和男
エイ・アイ・エル株式会社
-
瀧 和男
(財)新世代コンピュータ技術開発機構
-
瀧 和男
新世代コンピュータ技術開発機構
-
瀧 和男
神戸大学
-
森本 薫夫
神戸大学大学院自然科学研究科
-
森本 薫夫
神戸大学 大学院自然科学研究科,工学部情報知能工学科
-
永田 真
神戸大学 大学院自然科学研究科,工学部情報知能工学科
-
永田 真
神戸大学:株式会社a-r-tec
-
森本 薫夫
神戸大学 大学院自然科学研究科 工学部情報知能工学科
-
瀧 和男
神戸大 大学院工学系研究科
-
瀧 和男
エイ・アイ・エル
-
永田 真
神戸大学工学部
関連論文
- 65nmCMOSテクノロジによる6bit任意デジタル雑音エミュレータの開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- マイクロプロセッサにおける基板ノイズの評価と解析(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- オンチップモニタの最簡搭載とチップ内環境の観測(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- CMOS/パス・トランジスタ混在論理の合成とレイアウト(システムLSIの設計技術と設計自動化)
- バーチャルタイムによる並列論理シミュレーション (並列処理)
- バーチャルタイムによる並列論理シミュレーション
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)
- HDTV対応低消費電力MPEG2 MP@HL動き検出LSIの開発
- C-12-15 HDTV対応低消費電力MPEG2/MP@HL動き検出プロセッサLSIの開発(3) : SIMDデータパスの構成
- 高速低消費電力論理回路方式ASDLのパイプライン化手法とその評価
- CMOS/パス・トランジスタ論理の混在による低消費電力回路の合成
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- ミックストシグナルSoCのためのオンチップモニタ構築技術(学生・若手研究会)
- オンチップ・マルチチャネルモニタにおける波形取得アルゴリズムの実装と評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オンチップ・マルチチャネルモニタにおける波形取得アルゴリズムの実装と評価(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- マルチPSIにおける接続ネットワークの試作と評価
- 並列推論マシンPIM/c : 概要
- SoCの電源雑音向け微細埋め込み型連続時間雑音検出手法(アナログ,パワーインテグリティ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SoCの電源雑音向け微細埋め込み型連続時間雑音検出手法(アナログ,パワーインテグリティ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 高速モードと低消費電力モードを有する2線式論理回路の設計手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 高速モードと低消費電力モードを有する2線式論理回路の設計手法(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 高速モードと低消費電力モードを有する2線式論理回路の設計手法(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 分散環境における構造体管理
- パーソナル逐次型推論マシンPSIの評価 : 実行速度とハードウェア各部の性能について
- PSIへのコンパイラ向きProlog命令の試験実装と評価
- マルチPSI要素プロセッサPSI-IIのアーキテクチャ
- オンチップモニタの最簡搭載とチップ内環境の観測(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法
- BI-2-4 LSIのEMCマクロモデルと回路基板設計への適用(BI-2.EMC設計のためのLSIマクロモデリング,依頼シンポジウム,ソサイエティ企画)
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-36 プロセッサ動作エラー検出のための命令レベルプログラミング手法(C-12.集積回路,一般セッション)
- 高速低消費電力論理回路方式ASDLのパイプライン化手法とその評価
- 大学発知の事業化と地域活性化 パネルディスカッション (日本ベンチャー学会第11回全国大会)
- 温度並列シミュレーテッドアニーリング法に基づくスタンダードセル配置プログラム
- 並列オブジェクトモデルに基づくLSI配線プログラム (並列処理)
- サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- CMOSデジタル回路における雑音発生のモデル化と実証(若手研究会)
- 電源雑音とプロセッサ動作エラーのオンチップ評価技術(若手研究会)
- CMOSデジタルLSIにおける電源雑音評価のためのリファレンス回路(デザインガイア2009-VLSI設計の新しい大地)
- CMOSデジタルLSIにおける電源雑音評価のためのリファレンス回路(デザインガイア2009-VLSI設計の新しい大地)
- 容量充電モデルによるプロセッサ電源雑音解析の高速化手法(電源ノイズ,デザインガイア2008-VLSI設計の新しい大地)
- 容量充電モデルによるプロセッサ電源雑音解析の高速化手法(電源ノイズ,デザインガイア2008-VLSI設計の新しい大地)
- C-12-37 サブ100-nmデジタル回路におけるダイナミック電源雑音を考慮した信号遅延変動の評価と解析(C-12.集積回路,一般セッション)
- ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析
- 大規模デジタルLSIのダイナミック電源/グラウンド雑音シミュレーション手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 大規模デジタルLSIのダイナミック電源 : グラウンド雑音シミュレーション手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ダイナミック電源雑音によるデジタル信号遅延変動の評価
- ダイナミック電源雑音によるデジタル信号遅延変動の評価(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- マルチPSIのネットワーク・ハードウェア構成
- マルチPSIシステムとその接続方式
- B-20-12 TS-CDMAによる超多重RFIDトランスポンダ向け同期回路の検討(B-20.ユビキタス・センサネットワーク,一般講演)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- RSA暗号用高速べき乗剰余演算器の設計
- RSA暗号用高速べき乗剰余演算器の設計
- RSA暗号用高速べき乗剰余演算器の設計
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- ミックストシグナル回路における基板結合のオンチップモニタリング(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- ミックストシグナル回路における基板結合のオンチップモニタリング(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- C-12-38 LSIチップ電源配線網の等価回路表現と評価(C-12.集積回路,一般セッション)
- パネル討論会 / 並列計算機の実用化・商品化を逡巡させる諸要因とは : その徹底分析と克服 ( 並列処理 シンポジウム JSPP 92 報告)
- マルチPSIにおける並列処理とその評価 - 小粒度高並列オブジェクトモデルに基づくパラダイムについて -
- ミックストシグナル回路における基板結合のオンチップモニタリング
- ACS-1-8 高分解能オンチップモニタシステムを用いたミックストシグナルSoCの診断技術(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- ACS-1-8 高分解能オンチップモニタシステムを用いたミックストシグナルSoCの診断技術(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- LSIと電子機器の電磁環境性能向上技術(高信頼性半導体デバイスを目指して)
- 産学官連携&大学発ベンチャーシリーズ(2)LSI設計技術の研究からベンチャー起業へ
- 並列推論と知識情報処理--第5世代コンピュ-タプロジェクトの歩み (並列知識情報処理--並列と推論)
- 探索問題の並列化と実行例--詰め碁問題 (並列知識情報処理--並列と推論)
- パストランジスタ論理SPLのテスト生成法について