バーチャルタイムによる並列論理シミュレーション (<特集>並列処理)
スポンサーリンク
概要
- 論文の詳細を見る
バーチャルタイム法による並列論理シミュレーションシステムを分散メモリ型並列マシン上に試作し,性能評価,ならびに他の方式との比較評価を行った.並列論理シミュレーションでは,時刻管理機構が重要な問題となる.並列処理に適した分散時刻管理機構として,コンサーバティブ法とバーチャルタイムの概念に基づく方法(バーチャルタイム法)がある.コンサーバティブ法は,デッドロック回避のオーバヘッドが問題である.バーチャルタイム法は,デッドロックの危険性がない半面,ロールバック処理が必要になる.われわれは,バーチャルタイム法による論理シミュレーションシステムを,分散メモリ型並列マシン「Multi-PSI」上に試作し,良好な速度向上,および性能を得た.さらに,ヌルメッセージを用いたコンサーバティブ法,および集中時刻管理機構によるシステムとの性能比較を行った結果,分散メモリマシン上の並列論理シミュレーションにおいては,バーチャルタイム法が最も有効な時刻管理機構であることを確認した.
- 社団法人情報処理学会の論文
- 1992-03-15
著者
-
瀧 和男
神戸大学工学部:神戸大学大学院工学系研究科修士課程システム工学専攻
-
瀧 和男
(財)新世代コンピュータ技術開発機構
-
松本 幸則
(財)新世代コンピュータ技術開発機構第7研究室
-
瀧 和男
(財)新世代コンピュータ技術開発機構第7研究室
関連論文
- 神戸大LISPマシンPROLOGマシン(特集知られざる計算機)
- 並列論理シミュレーション向きタイムワープ機構の効率的な実現手法
- タイムワープ機構の新しい応用 : 並列無格子配線
- タイムワープによる並列論理シミュレータのコンパクトな実現手法
- バーチャルタイムによる並列論理シミュレーション (並列処理)
- バーチャルタイムによる並列論理シミュレーション
- 直接マイクロコード生成形コンパイラによるLISPマシンの高速化
- コンパイラ導入による試作LISPマシンの効率改善について
- LISPマシンの試作 : インタプリータの構造とシステムの評価
- LISPマシンの試作 : アーキテクチャとLISP言語の仕様
- HDTV対応低消費電力MPEG2 MP@HL動き検出LSIの開発
- 高速低消費電力論理回路方式ASDLのパイプライン化手法とその評価
- マルチPSIにおける接続ネットワークの試作と評価
- 高速モードと低消費電力モードを有する2線式論理回路の設計手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 高速モードと低消費電力モードを有する2線式論理回路の設計手法(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 高速モードと低消費電力モードを有する2線式論理回路の設計手法(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 分散環境における構造体管理
- パーソナル逐次型推論マシンPSIの評価 : 実行速度とハードウェア各部の性能について
- PSIへのコンパイラ向きProlog命令の試験実装と評価
- マルチPSI要素プロセッサPSI-IIのアーキテクチャ
- 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法
- 高速低消費電力論理回路方式ASDLのパイプライン化手法とその評価
- 大学発知の事業化と地域活性化 パネルディスカッション (日本ベンチャー学会第11回全国大会)
- 温度並列シミュレーテッドアニーリング法に基づくスタンダードセル配置プログラム
- 並列オブジェクトモデルに基づくLSI配線プログラム (並列処理)
- マルチPSIのネットワーク・ハードウェア構成
- マルチPSIシステムとその接続方式
- 特集「並列処理」の編集にあたって
- B-20-12 TS-CDMAによる超多重RFIDトランスポンダ向け同期回路の検討(B-20.ユビキタス・センサネットワーク,一般講演)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- RSA暗号用高速べき乗剰余演算器の設計
- RSA暗号用高速べき乗剰余演算器の設計
- RSA暗号用高速べき乗剰余演算器の設計
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パネル討論会 / 並列計算機の実用化・商品化を逡巡させる諸要因とは : その徹底分析と克服 ( 並列処理 シンポジウム JSPP 92 報告)
- マルチPSIにおける並列処理とその評価 - 小粒度高並列オブジェクトモデルに基づくパラダイムについて -
- 産学官連携&大学発ベンチャーシリーズ(2)LSI設計技術の研究からベンチャー起業へ