パストランジスタ論理SPLにおけるstuck-on故障のテスト生成法と検査容易化回路
スポンサーリンク
概要
- 論文の詳細を見る
LSIの低消費電力化のための回路構成方式であるパストランジスタ論理SPLが提案され, その有効性が明らかになってきている.本論文では, SPLにおけるパストランジスタのstuck-on故障を論理テストで検出するためのテスト生成法を述べる.まず, SPLの回路内部に正常回路と故障回路間の論理値差(Dまたは~D)を発生させるための手法を述べ, それを用いたテスト生成手続きを述べる.次に, 本手法のためにあらかじめ用意しておく, 故障時の論理値を求めるためのテーブルのサイズが爆発する問題に対する解決法を述べる.その後, 検出率向上のための, 面積オーバヘッドや速度オーバヘッドがともに極めて小さな検査容易化回路を提案する.最後に, ベンチマーク回路に適用し, 有効性を示す.
- 社団法人電子情報通信学会の論文
- 1998-03-25
著者
関連論文
- テスト応答・テストベクトルオーバラッピングLSI検査法のためのスキャンチェーン線長を考慮したスキャンFFの並べ換え手法(設計技術と設計自動化,システムLSI設計とその技術)
- パルス動作型ニューロンモデル用高速大容量シミュレータ
- 実時間三次元CG仮想世界向けネットワーク配信手法
- 3次元CGアニメーションの実時間合成・出力システム
- 低消費電力ディジタル・マッチトフィルタ : プラスチック・ハード・マクロ技術の応用事例
- 低消費電力CMOSセルライブラリの設計と評価 (電子システムの設計技術と設計自動化)
- ソフトコアIPを用いた低消費電力LSI設計 : 低消費電力CMOSセルライブラリの応用と評価
- 低消費電力CMOSセルライブラリの試作
- パストランジスタ論理のためのセル開発とその応用 (機能論理設計, アーキテクチャ設計支援と一般)
- CMOS/パス・トランジスタ混在論理の合成とレイアウト(システムLSIの設計技術と設計自動化)