プラスチック・ハード・マクロ技術による低消費電力算術演算器

概要

論文の詳細を見る
エネルギー遅延積の十分小さい「高速・低消費電力」の算術演算器IPを実現する手法であると同時に, 同IPの移植性・再利用性を高めるための手法として, 「プラスチック・ハード・マクロ技術」を提案し, 設計の実例を報告する.演算器機能とビット構成, 動作速度レンジ, 動作電圧などによってエネルギー遅延積が最良になるアーキテクチャが異なることからそれをデザインパターンテンプレートとしてあらかじめ分類整理し, パターンごとに以下の最適化設計を経て高速・低消費電力の算術演算器IPを構成する.すなわち, 機能ブロックの回路設計/論理設計と, 要素として用いるセルのレイアウト設計/トランジスタサイジングと, さらにセルの配置設計を並行させて相互協調による最適化を行ない, 極力設計の無駄を省くことによりエネルギー遅延積を削減する.設計結果は, シンボリックレイアウト記述されたセルと, 相互接続のネットリスト, セル配置情報, 配線情報からなる.シンボリックレイアウト記述に対して製造プロセスパラメータを与えレイアウト合成することで, 容易にプロセス間移植が実現される.ツールの概要についても報告する.実際に低消費電力・高速16ビット乗算器を本技術により実現し, 5種のプロセスに移植した.従来設計に比べて, 消費電力およびエネルギー遅延積で50%前後の改善が得られ, 移植性も良好であった.
社団法人情報処理学会の論文
2001-09-27

プラスチック・ハード・マクロ技術による低消費電力算術演算器

スポンサーリンク

概要

著者

関連論文

スポンサーリンク