ソースドレイン領域選択成長pチャネルHJFETの試作と評価
スポンサーリンク
概要
- 論文の詳細を見る
ソースドレイン領域をMOMBE p^+-GaAs選択成長で形成したpチャネルHJFETの試作と評価を行った. バリア層として高Al組成(0.75)のi-AlGaAs, チャネル層として2×10^<18>cm^<-3>のp-GaAsを用いた. デバイス特性は, 0.5μmゲート長でgm_<max>=40mS/mm, Vf=-0.9V, BVg=6.0V, f_T=6.8GHz, fmax=8.0GHzであった. 試作したp-ch HJFETから抽出したパラメータと0.5μm n-ch DMTのパラメータから, SPICEを用いてコンプリメンタリ回路の遅延時間と消費電力の検討を行った. その結果n-ch FET とP-ch FETのゲート幅がWn=Wp=10μmの時, 遅延時間(tpd)も消費電力も最小となり, V_<DD>=1.0Vでt_<pd>=120ps, 0.09μW/MHz/gateという値が得られた. これは, GaAsコンプリメンタリICが, きわめて低消費電力であることを示している.
- 社団法人電子情報通信学会の論文
- 1997-06-20
著者
-
藤井 正浩
日本電気(株)
-
浅井 周二
日本電気(株)
-
藤井 正浩
Nec光・無線デバイス研究所
-
藤井 正浩
Nec光・超高周波デバイス研究所
-
浅井 周二
NEC ULSIデバイス開発本部
-
大野 泰夫
Nec光エレクトロニクス研究所
-
藤井 正浩
NEC光エレクトロニクス研究所
-
前多 正
NEC光エレクトロニクス研究所
-
前多 正
NEC光・無線デバイス研究所
-
古畑 直規
NEC光エレクトロニクス研究所
-
大野 泰夫
Nec
関連論文
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- 5GHz, 1.93mWネガティブエッジ形GaAsディレイフリップフロップの試作とその性能
- GByte/sクラス skewless並列光インターコネクション (2)
- 低温クエン酸系異方性選択エッチングを用いたGaAs HJFET作製プロセス
- GaAsLSI用HJFETのVt高制御化
- 10 Gbps光伝送用ECL互換GaAs 8:1 MUX/1:8 DEMUX
- ECL互換GaAs HJFET 10Gbps 8:1 MUX/1:8 DEMUX
- 低消費電力LSI用PM-HJFETの試作検討
- C-12-15 負性ソースデジェネレーション抵抗 gm アンプを用いた超広帯域可変 CMOS Gm-C フィルタ
- 携帯機器に向けたGaAs動画像動きベクトル検出回路