HJFET非対称埋め込みp層におけるドレインラグのシミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
我々は、HJFETで問題となっているドレインラグを抑制するため、p層を埋め込むことによりトラップのシールドカ河能かどうか解析した。一様なp層を用いる場合の問題点は2つ有る。シールド性と寄生容量増加のトレードオフにより濃度の最適化が必要なこと、ドレイン電圧変化直後p層のホールの移動により新たな電流変動が起こることである。今回この問題の解決のため、p層とドレイン電極とのオーバーラップおよびp層濃度を変えて、シールド性、容量の大きさ、ホールの移動について調べたので報告する。
- 社団法人電子情報通信学会の論文
- 1996-09-18
著者
-
大野 泰夫
Nec光エレクトロニクス研究所
-
大野 泰夫
NECマイクロエレクトロニクス研究所
-
能米 雅信
NECマイクロエレクトロニクス研究所
-
能米 雅信
Nec光エレクトロニクス研究所
-
大野 泰夫
Nec
関連論文
- 低温クエン酸系異方性選択エッチングを用いたGaAs HJFET作製プロセス
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動高速フリップフロップTD-FF
- LSI基板の熱応力シミュレ-ション--ランプアニ-ル時の熱応力解析 (セラミックスとシミュレ-ション)
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- GaAs ICにおけるサイドゲート効果
- HJFET非対称埋め込みp層におけるドレインラグのシミュレーション
- HJFETカスコード接続による基板トラップ効果の低減
- GaAs MESFETにおける基板トラップ効果に対する埋め込みp層の影響
- HJFET埋め込みp層におけるドレインラグのシミュレーション
- p層バッファによるドレインラグ現象のシールド効果
- ホールトラップ型基板におけるHJFETドレインラグ現象の解析
- HJFETにおけるドレインラグ現象の大信号等価回路モデル