ソースドレイン領域選択成長pチャネルHJFETの試作と評価
スポンサーリンク
概要
- 論文の詳細を見る
ソースドレイン領域をMOMBE p^+-GaAs選択成長で形成したpチャネルHJFETの試作と評価を行った. バリア層として高Al組成(0.75)のi-AlGaAs, チャネル層として2×10^<18>cm^<-3>のp-GaAsを用いた. デバイス特性は, 0.5μmゲート長でgm_<max>=40mS/mm, Vf=-0.9V, BVg=6.0V, f_T=6.8GHz, fmax=8.0GHzであった. 試作したp-ch HJFETから抽出したパラメータと0.5μm n-ch DMTのパラメータから, SPICEを用いてコンプリメンタリ回路の遅延時間と消費電力の検討を行った. その結果n-ch FET とP-ch FETのゲート幅がWn=Wp=10μmの時, 遅延時間(tpd)も消費電力も最小となり, V_<DD>=1.0Vでt_<pd>=120ps, 0.09μW/MHz/gateという値が得られた. これは, GaAsコンプリメンタリICが, きわめて低消費電力であることを示している.
- 社団法人電子情報通信学会の論文
- 1997-06-20
著者
-
藤井 正浩
日本電気(株)
-
浅井 周二
日本電気(株)
-
藤井 正浩
Nec光・無線デバイス研究所
-
藤井 正浩
Nec光・超高周波デバイス研究所
-
浅井 周二
NEC ULSIデバイス開発本部
-
大野 泰夫
Nec光エレクトロニクス研究所
-
藤井 正浩
NEC光エレクトロニクス研究所
-
前多 正
NEC光エレクトロニクス研究所
-
前多 正
NEC光・無線デバイス研究所
-
古畑 直規
NEC光エレクトロニクス研究所
-
大野 泰夫
Nec
関連論文
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- 5GHz, 1.93mWネガティブエッジ形GaAsディレイフリップフロップの試作とその性能
- GByte/sクラス skewless並列光インターコネクション (2)
- 低温クエン酸系異方性選択エッチングを用いたGaAs HJFET作製プロセス
- GaAsLSI用HJFETのVt高制御化
- 10 Gbps光伝送用ECL互換GaAs 8:1 MUX/1:8 DEMUX
- ECL互換GaAs HJFET 10Gbps 8:1 MUX/1:8 DEMUX
- 低消費電力LSI用PM-HJFETの試作検討
- C-12-15 負性ソースデジェネレーション抵抗 gm アンプを用いた超広帯域可変 CMOS Gm-C フィルタ
- 携帯機器に向けたGaAs動画像動きベクトル検出回路
- 携帯機器に向けたGaAs動画像動きベクトル検出回路
- 携帯機器に向けたGaAs動画像動きベクトル検出回路
- 0.1μm Double-Deck-Shaped(DDS)ゲートE/D-HJFETを用いた28GHz/120mW動作GaAs256/258可変分周器IC
- 0.1μm Double-Deck-Shaped(DDS)ゲートE/D-HJFETを用いた28GHz/120mW動作GaAs256/258可変分周器IC
- 0.1μm Double-Deck-Shaped(DDS)ゲートE/D-HJFETを用いた28GHz/120mW動作GaAs256/258可変分周器IC
- 27GHz/151mW動作GaAs256/258可変分周器IC
- 超高速・低電力16ビットGaAs BLC加算回路の設計、試作、評価
- 高速超低消費電力GaAs 256/258可変分周器IC
- 高速超低消費電力GaAs 256/258可変分周器IC
- 高速超低消費電力GaAs 256/258可変分周器IC
- 高速超低消費電力GaAs 256/258可変分周器IC
- 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
- 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
- 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
- 超低電圧駆動高速フリップフロップTD-FF
- LSI基板の熱応力シミュレ-ション--ランプアニ-ル時の熱応力解析 (セラミックスとシミュレ-ション)
- 再成長外部ベース層を有するミリ波高出力HBTの ベースコンタクトの検討
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- C-10-11 0.1μmDDSゲート構造タブルドープAlGaAs/InGaAs-HJFETを用いた38GHzスタティック分周器IC
- 0.1μm Double-Deck-Shaped (DDS)ゲート構造GaAs-HJFET
- 0.1μm Double-Deck-Shaped (DDS)ゲート構造GaAs-HJFET
- B-10-59 低消費電力EA変調器ドライバIC内蔵10Gb/s光送信モジュール
- 低消費電力10Gb/s EA変調器ドライバIC
- 低電圧駆動疑似差動型フリップフロップ : QD-FF(Quasi Differential switch Flip-Flop)
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- GaAsディレイフリップフロップの出力波形の最適化
- 低電力化に向けたDC/DC変換器とGaAs SRAMへの応用
- HJFETのドレインラグとGaAsデジタルICのマーク率効果との相関
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- 5GHz帯無線LAN用23/3dB利得切替低雑音増幅器
- 5GHz帯無線LAN用23/3dB利得切替低雑音増幅器
- 1993年GaAs ICシンポジウム出席報告
- p^再成長外部ベースを有するマイクロ波ミリ波高出力HBT
- 0.1μm Double-Deck-Shaped (DDS)ゲート構造GaAs-HJFET
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- 0.5μm GaAs HJFETを用いた10 Gbps動作低消費電力ソースフォロワレスSCFL D-FF
- C-12-48 ソフトウェア無線用広帯域可変リコンフィギュラブルアナログベースバンド(C-12.集積回路,一般セッション)
- GaAs ICにおけるサイドゲート効果
- HJFET非対称埋め込みp層におけるドレインラグのシミュレーション
- 動的制御可能なDC/DCレベルコンバータとその応用
- ソースフォロワを除去した低消費電力GaAs SCFL D-FFの提案
- HJFETカスコード接続による基板トラップ効果の低減
- GaAs MESFETにおける基板トラップ効果に対する埋め込みp層の影響
- HJFET埋め込みp層におけるドレインラグのシミュレーション
- GaAs DCFLフリップフロップの速度消費電力解析
- C-3-31 10Gbps光通信用プリアンプ内蔵超格子APDモジュール
- 回路シミュレータ用高精度HJFETゲート容量モデル