フィールドにおける劣化検知のための動的テストスケジューリング
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-02-06
著者
-
井上 美智子
奈良先端科学技術大学院大学
-
井上 美智子
奈良先端科学技術大学院大学 情報科学研究科
-
森永 洋介
奈良先端科学技術大学院大学情報科学研究科
-
李 賢彬
Dept. Of Computer Engineering Hanbat National University
-
米田 友和
奈良先端科学技術大学院大学 情報科学研究科
-
森永 洋介
奈良先端科学技術大学院大学 情報科学研究科
関連論文
- 共有メモリシステムにおける調停木スキップ相互排除アルゴリズム
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
- BISTにおける高品質遅延故障テストのためのシード選択法(遅延故障テスト,VLSI設計とテスト及び一般)
- マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法(設計/テスト/検証)
- 直交順序を保存する方形の最小面積非交差再配置問題
- 直交順序を保存する矩形の非交差再配置問題について
- 非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計(上流DFT,VLSI設計とテスト及び一般)
- 縮退故障とパス遅延故障のためのプロセッサの命令レベル自己テスト法(LSIのテスト・診断技術論文)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パイプラインプロセッサ自己テストのための命令テンプレート生成(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- プロセッサ自己テストのためのコントローラ入力時相空間制約(VLSI設計とテスト)
- データフローを考慮したプロセッサ自己テストのためのテンプレート生成(VLSI設計とテスト)
- 分散移動システムにおけるスナップショット・アルゴリズム
- 選択問題を解くBSPモデル及びBSP^*モデル上の並列アルゴリズム
- 2値画像上の全最近点を求めるBSPモデル上の並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム
- CGMモデル及びBSPモデル上で選択及びソートを行う並列アルゴリズム(並列・分散)
- 選択問題を解くBSPモデルおよびBSPモデル上の並列アルゴリズム
- 故障推定機能を利用した永久故障に耐性のある自己安定プロトコル
- テスト実行時の温度均一化のためのテストパターン並び替え法(Iddqテスト・温度均一化,VLSI設計とテスト及び一般)
- メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(VLSIのテストII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング(VLSIのテストII,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 消費電力を考慮したマルチクロックドメイン SoC のテストスケジューリング(スケジューリング, VLSI 設計とテスト及び一般)
- 完全故障検出効率を保証するRTLデータパスの部分強可検査性に基づくテスト容易化設計法(半導体テスト,ディペンダブルコンピューティング論文)
- 完全故障検出効率を保証するデータパスの部分強可検査設計(上流 DFT, VLSI 設計とテスト及び一般)
- RTLパス数最小化のためのリソースバインディング法(スキャンテスト・テスト容易化高位合成,VLSI設計とテスト及び一般)
- 2値画像の重みつき距離変換を行なう並列アルゴリズム
- 再構成可能結合ラッパーを用いた SoC のテストスケジューリング(スケジューリング, VLSI 設計とテスト及び一般)
- Cost optimal parallel algorithms for $P$-complete problems (Algorithm Engineering as a New Paradigm)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 単一端子変化遅延テストに基づくデータパスのテスト容易化設計(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非同期共有メモリシステムにおける適応型繰り返し改名アルゴリズム
- 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合せプロトコル(情報基礎理論ワークショップ(LAシンポジウム)論文小特集)
- 線形化可能な分散共有メモリの無待機な実現 (新しいパラダイムとしてのアルゴリズム工学)
- 線形化可能性を保証する分散共有メモリの無待機な実現
- 線形化可能性を保証する共有オブジェクトの無待機な実現
- 共有メモリシステムにおける同期時間最適な自己安定無待機時計合わせプロトコル
- 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合わせプロトコル
- 共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時計合わせプロトコル
- 弱可検査性を考慮したデータパスの高位合成
- 分散移動システムにおける全域チェックポイントについて
- 高位合成情報を用いたRTLフォールスパス判定(上流テスト・テスト圧縮,VLSI設計とテスト及び一般)
- 平衡構造を利用した安全なスキャン設計(スキャンテスト,VLSI設計とテスト及び一般)
- プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- プロセッサの命令レベル自己テストのためのテスト容易化設計(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 分散移動システムのための前後関係保存放送プロトコル
- 分散移動システムにおける前後関係保存放送プロトコル
- 単一故障仮定のもとで組合せテスト生成複雑度をもつ順序回路にクラス
- テスト実行時における初期温度均一化のためのパターン生成法(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)
- P完全問題の実用的な並列性について
- メッシュ上でユークリッド距離変換を行う並列アルゴリズム
- 高精度遅延テストのためのテストパターン生成法(テスト生成,VLSI設計とテスト及び一般)
- 弱可検査性のための設計目標抽出を利用したデータパス高位合成
- 弱可検査性のための設計目標抽出を利用したデータパス高位合成
- ホールドとスイッチの機能を考慮した内部平衡構造(フォールトトレランス)
- ホールドとスイッチの機能を考慮した内部平衡構造
- レジスタ転送レベル回路に対する連続透明化設計法(ディペンダブルコンピューティング)
- システムオンチップのインターコネクトに対する2パターン可検査化設計(ディペンダブルソフトウェアとネットワーク及び一般)
- 消費電力を考慮した連続可検査性に基づくシステムオンチップの面積オーバヘッドとテスト実行時間の相互最適化(VLSI設計とテスト)
- スルー演算を用いた非スキャン方式によるデータパスのテスト容易化設計
- スルー演算を用いた非スキャン方式によるデータパスのテスト容易化設計
- 単一故障仮定のもとで組合せテスト生成複雑度をもつ順序回路にクラス
- 階層BIST : 低いオーバヘッドを実現するTest-per-clock方式BIST(フォールトトレランス)
- 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
- 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
- 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
- レジスタ転送レベル回路に対するテストプラン埋め込み型テスト容易化設計法
- コントローラの機能を利用したデータパスのテスト容易化設計
- SD-2-11 上流からのテスト容易化設計
- SD-2-10 完全スキャン設計と等価な部分スキャン設計
- フィールドにおける劣化検知のための動的テストスケジューリング(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
- ディペンダブルなVLSIとテスト(LSI品質の保証のための提案)
- アドホックネットワークにおけるクラスタ構成法
- 単一故障仮定のもとで組合せテスト生成複雑度をもつ順序回路のクラス
- 連続可検査性に基づくシステムオンチップの面積オーバヘッドとテスト実行時間の相互最適化
- アドホックネットワークにおけるクラスタ構成法
- テスト容易性を考慮したVLSI高位合成 : サーベイと今後の動向
- レジスタ転送レベル回路に対する連続透明化設計
- レジスタ転送レベル回路に対する連続透明化設計
- レジスタ転送レベル回路に対する連続透明化設計
- 連続可検査性に基づくコアベースシステムオンチップのテスト容易化設計法
- 連続可検査性に基づくコアベース・システムオンチップのテスト容易化設計法
- 連続可検査性に基づくコアベース・システムオンチップのテスト容易化設計法
- 連続可検査性に基づくコアベース・システムオンチップのテスト容易化設計法
- フィールドにおける劣化検知のための動的テストスケジューリング