An Adaptive Silicon Retina Performing an Edge Extraction with a MOS-Type Spatial Wiring and Smart Pixel Circuits

スポンサーリンク

概要

• 論文の詳細を見る
• 1997-09-16

著者

• Asai Tetsuya

  Department of Electrical Engineering, Hokkaido University

• 米津 宏雄

  Department Of Electrical And Electronic Information Engineering Toyohashi University Of Technology

• SHIN Jang-Kyoo

  Department of Electronics, Kyungpook National University

• Shin Jang-kyoo

  Department Of Electrical And Electronic Engineering Toyohashi University Of Technology:school Of Ele

• Shin Jang-kyoo

  Department Of Electronics Kyungpook National University

• YONEZU Hiroo

  Department of Electrical and Electronic Engineering, Toyohashi University of Technology

• IKEDA Hitoshi

  Department of Pathology/Pathophysiology, Division of Pathophysiological Science, Hokkaido University

• Asai Tetsuya

  Department Of Electrical And Electronic Engineering Toyohashi University Of Technology

• Yonezu Hiroo

  Department Of Electrical And Electronic Engineering Toyohashi University Of Technology

• TSUJI Kiyotaka

  Department of Electrical and Electronic Engineering, Toyohashi University of Technology

• Tsuji K

  Department Of Communications Engineering National Defense Academy

• Tsuji Kiyotaka

  Department Of Electrical And Electronic Engineering Toyohashi University Of Technology

• Tsuji K

  Osaka Univ. Osaka Jpn

• Tsuji Kiyotaka

  Department Of Communications Engineering National Defense Academy

• Ikeda Hitoshi

  Department Of Clinical Laboratory Medicine The University Of Tokyo

• Ikeda Hitoshi

  Department Of Electrical And Electronic Engineering Toyohashi University Of Technology

• IKEDA Hitoshi

  Department of Animal Physiology, Faculty of Agriculture, Nagoya University

関連論文

• An On-Chip PVT Compensation Technique with Current Monitoring Circuit for Low-Voltage CMOS Digital LSIs
• High-Resistance Resistor Consisting of a Subthreshold CMOS Differential Pair
• 生体の視覚情報処理機能に学んだ広ダイナミックレンジを有するエッジ検出回路
• 高窒素組成GaAs_yP_N_xおよびIn_zGa_P_N_xの低温成長と原子状水素照射による結晶性の向上(結晶成長評価及びデバイス(化合物,Si,SiGe,その他の電子材料))
• 高窒素組成GaAs_yP_N_xおよびIn_zGa_P_N_xの低温成長と原子状水素照射による結晶性の向上(結晶成長評価およびデバイス(化合物, Si, SiGe, その他の電子材料))
• 網膜に学んだ広ダイナミックレンジを有するエッジ検出機構の電子回路化(高機能イメージセンサ)
• 昆虫の視覚系に学んだ物体の接近検出機構のアナログ集積回路化
• 高抵抗多結晶シリコンゲートを用いた局所適応機能を有するエッジ検出機構の集積回路化
• 相関型動き検出アナログ集積回路の設計・試作と特性評価
• 視覚対象の追従運動モデルとそのアナログ電子回路化
• 生体の構造に学んだサッカードモデルとその集積回路化
• 生体の動き検出機構に学んだ速度検出デバイス
• 生体の動き検出機構に学んだ速度場検出モデルとそのハードウェア化
• 動き検出ハードウェア : 生体の動き検出機構と速度場
• 特徴抽出機構を自己組織化するアナログ集積回路
• Lotka-Volterra型競合神経ネットワークの集積回路化
• Siに格子整合可能なGaPNの電気的特性(結晶成長評価及びデバイス(化合物,Si,SiGe,その他の電子材料))
• Siに格子整合可能なGaPNの電気的特性(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
• Siに格子整合可能なGaPNの電気的特性(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
• Siに格子整合可能なGaPNの電気的特性
• Si/III-V-N/Si構造を用いたLEDインジケータ付き1ビットカウンタ回路の製作(結晶成長,評価及びデバイス(化合物,Si,SiGe,電子・光材料))
• Si/III-V-N/Si構造を用いたLEDインジケータ付き1ビットカウンタ回路の製作(結晶成長,評価及びデバイス(化合物,Si,SiGe,電子・光材料))
• Si/III-V-N光電子集積回路に向けたMOSFETおよびLEDの作製(結晶成長評価及びデバイス(化合物,Si,SiGe,その他の電子材料))
• Si/III-V-N光電子集積回路に向けたMOSFETおよびLEDの作製(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
• Si/III-V-N光電子集積回路に向けたMOSFETおよびLEDの作製(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
• 生物の視覚系に基づいた時空間コントラスト検出ネットワークの構築とそのオプティカルフロー検出への応用
• 生物に学んだ時空間コントラスト検出機構の二次元アナログネットワーク化(アナログ・デジアナ・センサ, 通信用LSI)
• 生物に学んだ時空間コントラスト検出機構の二次元アナログネットワーク化
• 無脊椎動物の視覚システムに学んだ時空間コントラスト検出機構のアナログ電子回路化
• 下等動物の視覚系に学んだ物体の特徴検出機構の電子回路化と動き検出ネットワークとの統合
• 局所的な速度適応機能をもつ動き検出ネットワークの電子回路化
• 昆虫の視覚系に学んだ物体の接近検出機構のアナログ集積回路
• 動き検出神経細胞モデルのアナログ集積回路化 : 樹状突起による方向選択性の生成
• 網膜に範を得た速度検出とその電子回路化
• 局所的な明暗順応機能を有するエッジ検出機構の集積回路化
• 内網膜機能に学んだ動き情報の生成とその電子回路化
• 高窒素組成GaAs_yP_N_xおよびIn_zGa_P_N_xの低温成長と原子状水素照射による結晶性の向上(結晶成長評価及びデバイス(化合物,Si,SiGe,その他の電子材料))
• Si/III-V-N光電子集積回路に向けたInGaPN/GaPN量子井戸構造(結晶成長評価及びデバイス(化合物,Si,SiGe,その他の電子材料))
• Si/III-V-N光電子集積回路に向けたInGaPN/GaPN量子井戸構造(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
• Si/III-V-N光電子集積回路に向けたInGaPN/GaPN量子井戸構造(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
• Si/III-V-N光電子集積回路に向けたInGaPN/GaPN量子井戸構造
• 格子整合系InGaPN/GaPの光学特性(結晶成長, 評価技術及びデバイス(化合物, Si, SiGe, その他電子材料))
• 格子整合系InGaPN/GaPの光学特性(結晶成長, 評価技術及びデバイス(化合物, Si, SiGe, その他電子材料))
• 格子整合系InGaPN/GaPの光学特性(結晶成長, 評価技術及びデバイス(化合物, Si, SiGe, その他電子材料))
• MBE法によるInP(100)基板上のSiヘテロエピタキシー(ヘテロエピタキシー機構)
• 下等動物の視覚系に学んだ物体の接近検出および形状認識機能の集積回路化
• 網膜における視覚情報処理機構に基づくアナログネットワークの構築と検討(アナログ・デジアナ・センサ, 通信用LSI)
• 網膜に学んだエッジ検出アナログ回路における素子特性のばらつきによる誤動作の改善(アナログ・デジアナ・センサ, 通信用LSI)
• 網膜における視覚情報処理機構に基づくアナログネットワークの構築と検討
• 網膜に学んだエッジ検出アナログ回路における素子特性のばらつきによる誤動作の改善
• Ultralow-Power Current Reference Circuit with Low Temperature Dependence(Building Block, Analog Circuit and Device Technologies)
• Si/III-V-N/Si構造を用いたLEDインジケータ付き1ビットカウンタ回路の製作(結晶成長,評価及びデバイス(化合物,Si,SiGe,電子・光材料))
• An On-Chip PVT Compensation Technique with Current Monitoring Circuit for Low-Voltage CMOS Digital LSIs
• 網膜に学んだ広ダイナミックレンジを有するエッジ検出機構のアナログ集積回路化(企画セッション : ニューロハードウェア)
• 網膜に学んだ広ダイナミックレンジを有するエッジ検出機構のアナログ集積回路化
• Realization of Two-Dimensional Growth and Suppression of Threading Dislocation Generation in (InP)_1(GaAs)_n Quaternary Strained Short-Period Superlattices Grown on GaAs
• Reduction Mechanism of Threading Dislocation Density in GaAs Epilayer Grown on Si Substrate by High-Temperature Annealing
• ヘテロエピタキシャル成長の成長初期制御による結晶欠陥の抑制
• (5)半導体集積回路の社会人教育(第2セッション 社会人技術者のリフレッシュ教育(II))
• 歪短周期超格子の挿入によるInP-on-Siの貫通転位密度の低減
• (GaAs)_m(GaP)_n歪短周期超格子の格子緩和過程
• MBE法による化合物半導体-Si系ヘテロエピタキシ-の初期原子層成長過程と界面制御 (原子レベルでの結晶成長機構) -- (エピタキシ機構)
• High-Resistance Resistor Consisting of a Subthreshold CMOS Differential Pair
• High-Resistance Resistor Consisting of a Subthreshold CMOS Differential Pair
• Low-Voltage Process-Compensated VCO with On-Chip Process Monitoring and Body-Biasing Circuit Techniques
• A Highly Sensitive Thermosensing CMOS Circuit Based on Self-Biasing Circuit Technique
• Threshold-Logic Devices Consisting of Subthreshold CMOS Circuits
• CMOS Voltage Reference Based on the Threshold Voltage of a MOSFET
• A CMOS Watchdog Sensor for Certifying the Quality of Various Perishables with a Wider Activation Energy(Selected Papers from the 18th Workshop on Circuits and Systems in Karuizawa)
• Si/III-V-N光電子集積回路に向けたMOSFETおよびLEDの作製
• Operation of Monolithically-Integrated Digital Circuits with Light Emitting Diodes Fabricated in Lattice-Matched Si/III-V-N/Si Heterostructure
• 光・電子融合技術 : 光素子・回路とSi LSIのモノリシック集積に向けて
• Monolithic Integration of III-V Active Devices into Silicon Platform for Optoelectronic Integrated Circuits
• CS-5-3 Si基板上への無転位III-V-N混晶層のヘテロエピタキシャル成長(CS-5.異種材料融合デバイス技術,シンポジウム)
• 03aB06 III-V-N混晶-シリコン構造を用いたモノリシック光電子融合システムの開発(光・電子集積回路(OEIC)時代をひらく結晶成長技術,ナノ・エピ分科会シンポジウム,第36回結晶成長国内会議)
• A νMOS Vision Chip Based on Cellular-Automaton Processing
• Cellular vMOS Circuits Performing Edge Detection with Difference-of-Gaussian Filters
• Analog Metal-Oxide-Silicon IC Implementation of Motion-Detection Network Based on a Biological Correlation Model
• Analog MOS Circuits for Motion Detection Based on Correlation Neural Networks
• An Analog Integrated Circuit for Motion Detection Based on Biological Correlation Model
• CMOS phase-shift oscillator using the conduction of heat(Session8A: Si Devices III)
• CMOS phase-shift oscillator using the conduction of heat(Session8A: Si Devices III)
• Reaction-Diffusion Devices Using Minority-Carrier Transport in Semiconductors
• Reduction of Threading Dislocation Density in an (InAs)_1(GaAs)_1 Strained Short-Period Superlattice by Atomic Hydrogen Irradiation
• Fundamental Device and Circuits for Synaptic Connections in Self-Organizing Neural Networks (Reular Sections)
• An Optical Adaptive Device and Its Application to a Competitive Learning Circuit
• Observation of Threading Dislocation Generation Process in Highty Lattice-Mismatched Heteroepitaxy
• Strain Relaxation Process of (InAs)_m(GaAs)_n Strained Short-Period Superlattices Grown by Molecular Beam Epitaxy
• Increase of Critical Thickness and Optical Emission Range in (InAs)_1(GaAs)_n Strained Short-Period Superlattices
• Defect-Controlled Selective Epitaxial Growth of GaP on Si by Migration-Enhanced Epitaxy under Atomic Hydrogen Irradiation
• On the sign problem of Dedekind sums
• トポロジカルマッピング形成を行う電子回路の学習アルゴリズムと回路構成
• 適応デバイスと教師無し学習による自己組織化
• Defect-Controlled Selective Epitaxial Growth of GaP on Si by Migration-Enhanced Epitaxy under Atomic Hydrogen Irradiation
• Reduction of Threadimg Dislocation Density and Suppression of Crack Formation in In_xGa_P(x〜0.5) Grown on Si(100) Using Strained Short-Period Superlattices
• Hardening Effect of GaP_N_x and GaAs_ N_x Alloys by Adding Nitrogen Atoms
• Control of N Content of GaPN Grown by Molecular Beam Epitaxy and Growth of GaPN Lattice Matched to Si(100) Substrate
• High-Quality GaAs_xP_/In_Ga_P Quantum Well Structure Grown on Si Substrate with a Very Few Threading Dislocations
• Analog Integrated Circuit for Motion Detection with Simple-Shape Recognition Based on Frog Vision System
• An Adaptive Silicon Retina Performing an Edge Extraction with a MOS-Type Spatial Wiring and Smart Pixel Circuits

もっと見る 閉じる

スポンサーリンク