An On-Chip PVT Compensation Technique with Current Monitoring Circuit for Low-Voltage CMOS Digital LSIs
スポンサーリンク
概要
- 論文の詳細を見る
An on-chip process, supply voltage, and temperature (PVT) compensation technique for low-voltage CMOS digital circuits was proposed. Because the degradation of circuit performance originates from the variation of the saturation current in transistors, we developed a compensation circuit consisting of a reference current that is independent of PVT variations. The circuit is operated so that the saturation current in digital circuits is equal to the reference current. The operations of the circuit were confirmed by SPICE simulation with a set of 0.35-μm standard CMOS parameters. Monte Carlo simulations showed that the proposed technique effectively improves circuit performance by 71%. The circuit is useful for on-chip compensation to mitigate the degradation of circuit performance with PVT variation in low-voltage digital circuits.
- IEICE: Institute of Electronics, Information and Communication Engineersの論文
- 2010-06-01
著者
-
廣瀬 哲也
神戸大学大学院工学研究科
-
AMEMIYA Yoshihito
Department of Electrical Engineering, Hokkaido University
-
Amemiya Yoshihito
Graduate School Of Information Sci. & Technol. Hokkaido Univ.
-
Tsugita Yusuke
Department of Electrical Engineering, Hokkaido University
-
Ueno Ken
Department of Electrical Engineering, Hokkaido University
-
Hirose Tetsuya
Department of Electrical and Electronics Engineering, Kobe University
-
Asai Tetsuya
Department of Electrical Engineering, Hokkaido University
-
Asai Tetsuya
Graduate School Of Information Science And Technology Hokkaido University
-
Tsugita Yusuke
Department Of Electrical Engineering Hokkaido University
-
Hirose Tetsuya
Department Of Electrical And Electronics Engineering Kobe University
-
Amemiya Yoshihito
Department Of Electrical Engineering Faculty Of Engineering Hokkaido University
-
Asai Tetsuya
Department Of Electrical And Electronic Engineering Toyohashi University Of Technology
-
Ueno Ken
Department Of Electrical Engineering Hokkaido University
-
Hirose Tetsuya
Department Of Electrical Engineering Hokkaido University
-
Hirose Tetsuya
Kobe Univ. Kobe‐shi Jpn
-
Amemiya Yoshihito
Graduate School Of Information Science And Technology Hokkaido University
-
Hirose Tetsuya
Department of Electrical and Electronic Engineering, Graduate School of Engineering, Kobe University, 1-1 Rokkodai, Nada, Kobe 657-8501, Japan
関連論文
- サブスレッショルドMOSFETを用いたPTAT電流生成のための微小フローティング電圧源回路
- 低電圧ディジタルLSIのためのレベルコンバータ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- A-1-38 軽負荷動作時の逆流電流損失を改善した同期整流型DC-DCコンバータ(A-1.回路とシステム,一般セッション)
- A-1-39 サブスレッショルドCMOS LSIに向けたスイッチトキャパシタ型DC-DCコンバータ(A-1.回路とシステム,一般セッション)
- A-1-42 電源電圧制御によるサブスレッショルド・ディジタル回路のプロセスバラツキ補正技術(A-1.回路とシステム,一般セッション)
- A1-μW 600-ppm/℃ Current Reference Circuit Consisting of Subthreshold CMOS Circuits
- 低電圧CMOSディジタル回路のプロセスバラツキ補正技術
- C-12-10 CMOSディジタルシステムのためのPVTバラツキ補正回路(C-12.集積回路,一般セッション)
- MOSFETのサブスレッショルド特性を利用した超低消費電力CMOS参照電圧源回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低電圧CMOSディジタル回路の特性バラツキ補償技術の構築(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低電圧CMOSディジタル回路の特性バラツキ補償技術の構築(アナログ回路,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- MOSFETのサブスレッショルド特性を利用した超低消費電力CMOS参照電圧源回路(アナログ回路,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-28 低電圧CMOSディジタル回路のプロセス・温度バラツキ補正技術(C-12.集積回路,一般セッション)
- An On-Chip PVT Compensation Technique with Current Monitoring Circuit for Low-Voltage CMOS Digital LSIs
- High-Resistance Resistor Consisting of a Subthreshold CMOS Differential Pair
- 極低消費電力LSIのためのCMOS参照電流源回路
- Photon Position Detector Consisting of Single-Electron Devices
- C-12-64 デューティ制御回路を用いたスイッチトキャパシタ型DC-DCコンバータ(C-12.集積回路,一般セッション)
- C-12-20 PVTバラツキ耐性を有する基準クロック発振回路(C-12.集積回路,一般セッション)
- C-12-40 Source-Coupled Logic回路を用いたサブスレッショルドSRAMセルの検討(C-12.集積回路,一般セッション)
- C-12-63 サブスレッショルドCMOSディジタル回路の遅延バラツキ補正アーキテクチャの評価(C-12.集積回路,一般セッション)
- AS-1-2 超低電力サブスレッショルドCMOS回路にむけた電流源回路(AS-1.サブスレッショルドCMOS回路技術,シンポジウムセッション)
- C-12-65 低電圧サブスレッショルドLSIに向けたリニア・レギュレータ回路(C-12.集積回路,一般セッション)
- C-12-44 適応バイアス技術を用いた極低消費電流コンパレータ(C-12.集積回路,一般セッション)
- A behavioral model of unipolar resistive RAMs and its application to HSPICE integration
- 回路構造を考慮した修正箇所候補抽出に基づく論理診断手法
- ハイブリッド型CMOS論理構成の4-2加算器による乗算器のグリッチ削減
- C-12-24 書き込み安定性を向上させたサブスレッショルドSRAM(ばらつき補償・次世代回路,C-12.集積回路,一般セッション)
- C-12-19 TFFを用いた相補構成スイッチトキャパシタ型DC-DCコンバータ(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 低電圧ディジタルLSIのためのレベルコンバータ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Ultralow-Power Current Reference Circuit with Low Temperature Dependence(Building Block, Analog Circuit and Device Technologies)
- An On-Chip PVT Compensation Technique with Current Monitoring Circuit for Low-Voltage CMOS Digital LSIs
- I-026 ウェーブレット係数の主成分分析を用いた学習型超解像(I分野:グラフィクス・画像,一般論文)
- I-068 局所ヒストグラムの時間変動に着目したディゾルブ検出(I分野:グラフィクス・画像,一般論文)
- High-Resistance Resistor Consisting of a Subthreshold CMOS Differential Pair
- High-Resistance Resistor Consisting of a Subthreshold CMOS Differential Pair
- Low-Voltage Process-Compensated VCO with On-Chip Process Monitoring and Body-Biasing Circuit Techniques
- Stochastic Resonance in an Array in Locally-Coupled McCulloch-Pitts Neurons with Population Heterogeneity
- A Highly Sensitive Thermosensing CMOS Circuit Based on Self-Biasing Circuit Technique
- Threshold-Logic Devices Consisting of Subthreshold CMOS Circuits
- Noise-Induced Synchronization among Sub-RF CMOS Analog Oscillators for Skew-Free Clock Distribution
- An Inhibitory Neural-Network Circuit Exhibiting Noise Shaping with Subthreshold MOS Neuron Circuits(Neuron and Neural Networks,Nonlinear Theory and its Applications)
- CMOS Voltage Reference Based on the Threshold Voltage of a MOSFET
- Spiking neuron devices consisting of single-flux-quantum circuits
- A CMOS Watchdog Sensor for Certifying the Quality of Various Perishables with a Wider Activation Energy(Selected Papers from the 18th Workshop on Circuits and Systems in Karuizawa)
- An Insect Vision-based Single-electron Circuit Performing Motion Detection(Session5B: Emerging Devices III)
- An Insect Vision-based Single-electron Circuit Performing Motion Detection(Session5B: Emerging Devices III)
- A νMOS Vision Chip Based on Cellular-Automaton Processing
- A υMOS Vision Chip Based on the Cellular-Automaton Processing
- Cellular vMOS Circuits Performing Edge Detection with Difference-of-Gaussian Filters
- Characteristics of Schottky Contacts on n-InP and n-GaAs by a Novel in situ Electrochemical Process
- Schottky Contacts on n-InP with High Barrier Heights and Reduced Fermi-Level Pinning by a Novel In Situ Electrochemical Process
- 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- CMOS phase-shift oscillator using the conduction of heat(Session8A: Si Devices III)
- CMOS phase-shift oscillator using the conduction of heat(Session8A: Si Devices III)
- Reaction-Diffusion Devices Using Minority-Carrier Transport in Semiconductors
- Quantum Cellular Automaton Device Using the Image Charge Effect
- A vMOS Cellular-Automaton Device for Differential-of-Gaussian Filtering
- Directional Single-Electron-Tunneling Junction
- Properties of High Heat-Resistance μc-SiC_x:H Emitter Silicon HBT's
- Silicon HBT with a Low-Resistivity Amorphous SiC_x Emitter
- Single-Electron Logic Systems Based on a Graphical Representation of Digital Functions(Novel Device Architectures and System Integration Technologies)
- A-1-3 極低消費電力バンドギャップリファレンス回路の高精度化(A-1.回路とシステム,一般セッション)
- C-12-63 ナノアンペア電流源回路の電流バラツキ補正(C-12.集積回路,一般セッション)
- Quantum-Dot Logic Circuits Based on the Shared Binary-Decision Diagram
- A-1-2 サブスレッショルドLSIに適したオンチップ電源回路の検討(A-1.回路とシステム,一般セッション)
- C-12-34 超低電力CMOSスマート温度センサ回路(C-12.集積回路,一般セッション)
- C-12-61 サブスレッショルド・ディジタルLSIに向けた遅延制御回路技術(C-12.集積回路,一般セッション)
- A-1-4 超低電圧SRAM用センスアンプ回路のプリチャージ動作の高速化(A-1.回路とシステム,一般セッション)
- A-1-1 熱電変換素子を用いた電力変換インターフェース回路(A-1.回路とシステム,一般セッション)
- クロス形状フラクタルを用いた画像の高解像度化(研究速報)
- 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化 (情報センシング)
- 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路 (情報センシング)
- 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化 (集積回路)
- 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路 (集積回路)
- A neuromorphic MOS circuit imitating jamming avoidance response of Eigenmannia
- Array-enhanced stochastic resonance in a network of locally-coupled excitable neuron circuits (非線形問題)
- Array-enhanced stochastic resonance in a network of locally-coupled excitable neuron circuits (ニューロコンピューティング)
- C-12-51 超低電力CMOS温度センサ回路の評価(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)
- C-12-6 コンパレータのバラツキ補正回路を用いた弛張発振回路(アナログ要素回路,C-12.集積回路,一般セッション)
- 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- カラー画像に対応した画質評価手法VSNRC
- C-12-42 超低電力オペアンプの高速化技術(C-12.集積回路,一般セッション)
- C-12-54 準連続モードで動作するデジタル制御昇圧回路(C-12.集積回路,一般セッション)
- C-12-53 適応バイアス型コンパレータを用いたSC型DC-DCコンバータ(C-12.集積回路,一般セッション)
- C-12-49 超低電圧ダイナミックコンパレータ回路のオフセットキャリブレーション手法の検討(C-12.集積回路,一般セッション)
- C-12-52 低電圧カレントミラー回路を用いた高精度ナノアンペア電流源(C-12.集積回路,一般セッション)
- 超解像を用いたJPEGコーデックに関する一検討 (通信方式)
- C-12-24 PVTバラツキ耐性を持つシングルスロープADコンバータ(ADC・DAC,C-12. 集積回路,一般セッション)
- C-12-17 コンパレータのバラツキ補正技術を用いた弛張発振回路の評価(アナログ回路枝術,C-12. 集積回路,一般セッション)
- C-12-23 超低電圧ダイナミックコンパレータのためのオフセット電圧補正回路の高精度化(ADC・DAC,C-12. 集積回路,一般セッション)
- C-12-18 適応バイアス技術を用いた超低電力CMOSオペアンプの評価(アナログ回路枝術,C-12. 集積回路,一般セッション)
- B-005 マルチモーダル入力に対応した重み付き多数決による識別器のGPUによる高速化(並列処理,B分野:ソフトウェア)
- H-010 マルチモーダル入力に対応した重み付き多数決による識別器(一般物体認識,H分野:画像認識・メディア理解)
- B-004 ウェーブレット変換に基づく学習型超解像のGPUによる高速化手法(並列処理,B分野:ソフトウェア)
- I-011 階層的超解像による電子ズームの構成方法(画像復元・超解像,I分野:グラフィクス・画像)
- C-12-61 低参照電圧を用いた実時間計測用弛張発振回路(C-12.集積回路)
- I-033 事例参照型超解像における幾何学模様の学習(I分野:グラフィクス・画像,一般論文)