抵抗アレイモデルを用いたアナログ回路用概略配線手法

概要

論文の詳細を見る
概略配線とは、各配線が通るレイアウトの領域を詳細な配線に先だって予め求める方法である。アナログ回路の自動配線法は、迷路法や線分探索法にリップアップリルートを組み合わせた手法が主流である。この手法は、1ネット毎に配線を繰り返すため、配線順序によって得られる結果が異なり、最終的に最適な配線経路が求まるとは限らない。例えば、図1の配置を考える。2配線が並行してはならない、または、セル間に配線1本分の間隔しかないような場合、解は図1(a)とその対称形のみである。従来の逐次的に配線する手法では、1本目の配線において最短経路をたどると、図1(b)のいずれかの配線が求まる。このままでは2本目の配線は不可能であるが、1本目の配線を取り去って2本目を配線しても同様の状況に陥る。このような配線不能性は、配線を1本ずつ行う従来法に固有の問題である。原因は、着目配線と既配線のみを考慮し、以降の配線を考えていない点にある。そこで、全ネットを同時に、かつレイアウト全体を考慮して品質の高い配線経路を求める方法を提案する。本手法では、各ネットが各配線領域を通過する予測値を考える。全ネットを同時に考慮し、各配線領域での配線品質が向上するように予測値の修正を繰り返し、最終的な配線経路を得るものである。アナログ回路のように、比較的配線本数は少ないが配線長やクロストークなどの制約が強い問題に適した手法であると考える。本稿では、抵抗アレイモデルを用いたアルゴリズムを提案し、その有効性を検証する。
社団法人電子情報通信学会の論文
1995-09-05

抵抗アレイモデルを用いたアナログ回路用概略配線手法

スポンサーリンク

概要

著者

関連論文

スポンサーリンク