機能可変型DSPプロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
n×n個のプロセッサの配列から構成される新しいアーキテクチャの機能可変型シグナルプロセッサを設計した。このアーキテクチャは信号処理用に向いており、プロセッサの柔軟性を保ちながら従来のマイクロプロセッサ手法より高性能の信号処理が実現できる。数多くのプロセッサを用いた並列信号処理アーキテクチャはフォールト・トレランス性を有している。このアーキテクチャに基づいて0.5μm CMOSのプロセスでプロトタイプチップを試作した。
- 社団法人電子情報通信学会の論文
- 1998-06-26
著者
-
Tan Boon
大阪大学大学院工学研究科電子情報エネルギー工学専攻
-
小川 徹
大阪大学工学研究科
-
谷口 研二
大阪大学工学部
-
吉村 隆治
大阪大学工学部
-
Tan B
Osaka Univ. Osaka
-
吉村 隆治
日本テキサスインスツルメンツ株式会社
-
吉村 隆司
大阪大学 工学部 電子情報エネルギー工学科
-
Tan Boon
大阪大学工学部電子情報エネルギー工学科
-
市橋 基
大阪大学工学部電子情報エネルギー工学科
-
市橋 基
大阪大学大学院工学研究科電子情報エネルギー工学専攻
関連論文
- 多値化CDMA有線通信インターフェースの提案
- MD/EMC法による反転層移動度のロールオフ現象の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 空間的または時間的に一様でない系におけるトンネリングのシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 数値シミュレーションに基づく10nmチャネル素子の電気伝導機構に関する考察(半導体Si及び関連材料・評価)
- パイプラインA/Dコンバータ用MDACの最適設計に関する考察
- A-Dコンバータ用フローティング参照電圧生成回路
- PLL出力における50%デューティ補償回路
- C-12-50 電源雑音に起因するジッタの見積もりとその低減法
- C-12-46 差動型VCOを用いたPLLのジッタ特性に関する考察
- C-12-45 2型3次チャージポンプPLLのループゲイン最適化
- C-12-29 パイプラインA/Dコンバータの最適設計に関する考察
- 差動構成を用いたPLLの低ジッタ化
- PLL出力における50%デューティ補償回路の研究
- MOS電流モードロジックを用いた拡散符号生成器
- CMOS Rail-to-Railオペアンプ
- 高精度BiCMOSコンパレータの設計考察
- CDMA方式を用いた有線通信インタフェース
- SA-2-12 CDMA方式を用いたチップ間有線インターフェース
- SA-2-10 CMOS Rail-to-Rail OPAMP
- CDMA方式を用いた有線通信インターフェース
- CMOS Rail-to-Rail OPAMP
- シリコン中の{311}欠陥へのボロンの析出:第1原理計算に基づく検証
- 低温熱処理におけるボロンの初期異常拡散
- ボロンの過渡増速拡散とクラスタ形成の深さ依存性
- イオン注入損傷によるボロンの析出
- SOI-CMOSプロセスを用いたスパイラルインダクタの高周波特性の評価
- アクティブRC積分器の解析とフィードフォワード充電法の提案
- 同相除去比を強化した増幅器
- 可変利得増幅器の設計
- 連続サンプルコンパレータの解析と応用
- 1MHz, 12bitMDACの設計に関する考察
- CMOS Rail-to-Railオペアンプ
- CMOS Rail-to-Railオペアンプ
- CMOS Rail-to-Railオペアンプ
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- SA-2-9 CMOS-PLL (Phase-Locked Loop) の設計
- 大気圧プラズマ洗浄装置のICダメージ評価
- 大気圧プラズマ洗浄装置のICダメージ評価
- 大気圧プラズマ洗浄装置のICダメージ評価
- Column-Parallel ADC に用いる高精度, 小面積 D-Flip-Flop 回路
- 極低消費電力品質モニタ回路
- 極低消費電力品質モニタ回路(アナログ・ディジアナ・センサ,通信用LSI)
- 高精度品質保証期限モニタ回路
- 鉛直コンチニヤスフローコンベヤの研究
- 水平および傾斜コンチニヤスフローコンベヤの研究
- MD/EMC法による反転層移動度のロールオフ現象の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 空間的または時間的に一様でない系におけるトンネリングのシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- SPM超微細酸化法を用いた単一電子デバイスの作製
- SA-2-8 VDECによる1.2μm 300MHz PLLの試作
- オンチップクロック生成PLLの低ジッタ・小面積化設計
- ダイナミック回路による低消費電力位相周波数比較器の検討
- 3モード制御による高速タイミング再生PLL
- 一様な断面形をもつ管の層流摩擦抵抗の計算法
- 一様な断面形をもつ管の層流摩擦抵抗の計算法
- ゲート酸化膜の絶縁破壊メカニズム
- ゲート酸化膜の絶縁破壊メカニズム
- 高速PLL/DLLの技術動向
- タイミング再生用2モードDPLLの検討
- 擬ロック防止機能を有する高速引込みPLL
- 多段縦続接続したPLLの雑音特性に関する検討
- 周波数差検出器を用いた新方式高速引込みPLL
- 赤外分光エリプソメトリを用いたキャリヤ濃度分布評価アルゴリズム
- 赤外分光エリプソメトリを用いたキャリヤ濃度分布評価アルゴリズム
- SA-2-5 機能可変型DSP
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- インパクトイオン化の非局所性を考慮したn-MOSFETの基板電流モデル
- MOS素子の多数バレーバンド構造に基づくモンテカルロシミュレーション
- 単一電子トンネル現象を用いた電子デバイスの可能性
- 単一電子論理回路のシミュレーション
- 酸化膜中に捕獲された正孔の緩和現象
- 統合シミュレーションから見たプロセス シミュレーションの現状と課題
- 正孔捕獲断面析のLognormalな分布
- 半導体デバイスシミュレーション技術
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- テストベンチを含めた磁気ディスク信号処理回路のVHDL記述とシミュレーション
- 構造設計に基づくHEMTの特性計算とモデリングの検討
- HDLによる1次DPLLの設計法の検討
- ショートチャンネルHEMTのI-V特性の計算
- 1 集積回路の不思議な「からくり」をさぐる
- 1 集積回路の不思議な「からくり」をさぐる
- CMOS発振器に関する研究
- シリコン中の不純物原子拡散
- MOS素子の微細化限界について
- SHE(Substrate Hot Electron)注入によるゲート酸化膜破壊
- C-12-19 低消費電力, 14bit, 50MSample/s パイプライン ADC の設計
- SA-2-11 CMOSニューロ回路の設計
- 産学共同研究に対する意識改革の必要性
- C-12-33 有線CDMAを用いたChip間インターフェイスにおけるビット転送エラーの考察
- CDMA技術を用いたパラレルバスによる低電力伝送システム(システムLSIのための先進アーキテクチャ論文)
- C-12-34 多値CDMAバスインタフェイスのための低消費力ダイナミック電流モードコンパレータ