CDMA技術を用いたパラレルバスによる低電力伝送システム(<特集>システムLSIのための先進アーキテクチャ論文)
スポンサーリンク
概要
- 論文の詳細を見る
VLSIシステムにおけるパラレルバスにCode-Division Multiple Access(CDMA)技術を用い,低消費電力のParalle1-CDMA(P-CDMA)インタフェースを提案した.P-CDMAはデータを複数の信号線に拡散させるため,局所的なノイズに強い.また論理"H","L",そして"M"の3値で伝送するため高速転送が可能であり,パワー遅延積は従来の小振幅及びフルスイングインタフェースに比べてそれぞれ22%,70%削減できた.また0.35μm CMOSルールで15bit 3.9Gbit/sのParallel-CDMAインタフェースを設計し,回路シミュレーションにより正常動作を確認した.
- 社団法人電子情報通信学会の論文
- 2003-08-01
著者
-
谷口 研二
大阪大学工学部
-
松岡 俊匡
大阪大学工学部
-
清水 新策
大阪大学大学院工学研究科電子情報エネルギー工学専攻
-
清水 新策
大阪大学大学院工学研究科電子情報エネルギー工学
-
清水 新策
大阪大学工学研究科電子情報エネルギー工学専攻
関連論文
- MD/EMC法による反転層移動度のロールオフ現象の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 空間的または時間的に一様でない系におけるトンネリングのシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 数値シミュレーションに基づく10nmチャネル素子の電気伝導機構に関する考察(半導体Si及び関連材料・評価)
- パイプラインA/Dコンバータ用MDACの最適設計に関する考察
- C-12-46 差動型VCOを用いたPLLのジッタ特性に関する考察
- C-12-29 パイプラインA/Dコンバータの最適設計に関する考察
- 差動構成を用いたPLLの低ジッタ化
- PLL出力における50%デューティ補償回路の研究
- MOS電流モードロジックを用いた拡散符号生成器
- SA-2-10 CMOS Rail-to-Rail OPAMP
- CMOS Rail-to-Rail OPAMP
- シリコン中の{311}欠陥へのボロンの析出:第1原理計算に基づく検証
- 低温熱処理におけるボロンの初期異常拡散
- ボロンの過渡増速拡散とクラスタ形成の深さ依存性
- イオン注入損傷によるボロンの析出
- SOI-CMOSプロセスを用いたスパイラルインダクタの高周波特性の評価
- アクティブRC積分器の解析とフィードフォワード充電法の提案
- オフセットキャンセル機能を有するDS-CDMA用低消費電力アナログマッチドフィルタ(電子回路)
- 同相除去比を強化した増幅器
- 可変利得増幅器の設計
- 連続サンプルコンパレータの解析と応用
- PTAT 参照電圧生成回路を用いた、弱反転動作 CMOS デジタル回路の低消費電力化に関する研究(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- PTAT 参照電圧生成回路を用いた、弱反転動作 CMOS デジタル回路の低消費電力化に関する研究(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- PTAT参照電圧生成回路を用いた、弱反転動作CMOSデジタル回路の低消費電力化に関する研究
- PTAT参照電圧生成回路を用いた、弱反転動作CMOSデジタル回路の低消費電力化に関する研究
- 低電源電圧動作可能な高速CMOSデマルチプレクサ
- 1MHz, 12bitMDACの設計に関する考察
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 大気圧プラズマ洗浄装置のICダメージ評価
- 大気圧プラズマ洗浄装置のICダメージ評価
- 大気圧プラズマ洗浄装置のICダメージ評価
- Column-Parallel ADC に用いる高精度, 小面積 D-Flip-Flop 回路
- MD/EMC法による反転層移動度のロールオフ現象の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 空間的または時間的に一様でない系におけるトンネリングのシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- SPM超微細酸化法を用いた単一電子デバイスの作製
- SA-2-8 VDECによる1.2μm 300MHz PLLの試作
- オンチップクロック生成PLLの低ジッタ・小面積化設計
- ダイナミック回路による低消費電力位相周波数比較器の検討
- 3モード制御による高速タイミング再生PLL
- ゲート酸化膜の絶縁破壊メカニズム
- ゲート酸化膜の絶縁破壊メカニズム
- 高速PLL/DLLの技術動向
- タイミング再生用2モードDPLLの検討
- 擬ロック防止機能を有する高速引込みPLL
- 多段縦続接続したPLLの雑音特性に関する検討
- 周波数差検出器を用いた新方式高速引込みPLL
- 赤外分光エリプソメトリを用いたキャリヤ濃度分布評価アルゴリズム
- 赤外分光エリプソメトリを用いたキャリヤ濃度分布評価アルゴリズム
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 有線CDMAインタフェース用可変ゲインアンプ
- C-12-44 有線 CDMA バス用ゲイン可変アンプ
- インパクトイオン化の非局所性を考慮したn-MOSFETの基板電流モデル
- MOS素子の多数バレーバンド構造に基づくモンテカルロシミュレーション
- 単一電子トンネル現象を用いた電子デバイスの可能性
- 単一電子論理回路のシミュレーション
- 酸化膜中に捕獲された正孔の緩和現象
- 統合シミュレーションから見たプロセス シミュレーションの現状と課題
- 正孔捕獲断面析のLognormalな分布
- 半導体デバイスシミュレーション技術
- テストベンチを含めた磁気ディスク信号処理回路のVHDL記述とシミュレーション
- 構造設計に基づくHEMTの特性計算とモデリングの検討
- HDLによる1次DPLLの設計法の検討
- ショートチャンネルHEMTのI-V特性の計算
- 1 集積回路の不思議な「からくり」をさぐる
- 1 集積回路の不思議な「からくり」をさぐる
- CMOS発振器に関する研究
- シリコン中の不純物原子拡散
- MOS素子の微細化限界について
- SHE(Substrate Hot Electron)注入によるゲート酸化膜破壊
- C-12-19 低消費電力, 14bit, 50MSample/s パイプライン ADC の設計
- 産学共同研究に対する意識改革の必要性
- チャージポンプを用いた高速アナログ相関器
- C-12-33 有線CDMAを用いたChip間インターフェイスにおけるビット転送エラーの考察
- C-12-21 多値 Parallel-CDMA 技術を用いた集積回路内並列バスシステム
- CDMA技術を用いたパラレルバスによる低電力伝送システム(システムLSIのための先進アーキテクチャ論文)
- CDMA技術を用いた並列バス・インタフェース
- C-12-34 多値CDMAバスインタフェイスのための低消費力ダイナミック電流モードコンパレータ