CDMA方式を用いた有線通信インターフェース
スポンサーリンク
概要
- 論文の詳細を見る
集積回路システムのバスラインに, バスライン数の削減5インターフェースの低消費電力化・雑音耐性の向上が可能である有線CDMA方式のインターフェースを採用しその設計を行った. このインターフェースは従来のバスラインの代替として単純に置き換えて利用することができる. また, チップインテグレーションを実現する有効な手段となり, 超並列コンピューティング, データ駆動プロセッサなど様々な分野への応用も期待できる. 本インターフェースの設計にはVDECの試作サービスを利用し, 0.6μmCMOSポリ2層メタル3層プロセスを用いた.
- 社団法人電子情報通信学会の論文
- 1999-03-05
著者
-
吉村 隆治
大阪大学大学院工学研究科電子情報エネルギー工学専攻
-
小川 徹
大阪大学工学研究科
-
小川 徹
大阪大学大学院工学研究科電子情報エネルギー工学専攻
-
Keat Tan
大阪大学大学院工学研究科電子情報エネルギー工学専攻
-
谷口 研二
Dept. of Electronics and Information Systems,Graduate School of Eng. Osaka Univ.
-
Keat T
大阪大 大学院工学研究科
-
Keat Tan
大阪大学工学研究科電子情報エネルギー工学専攻
-
Keat Tan
大阪大学大学院工学研究科
-
吉村 隆治
日本テキサスインスツルメンツ株式会社
-
吉村 隆司
大阪大学 工学部 電子情報エネルギー工学科
-
Keat T
大阪大学工学研究科電子情報エネルギー工学専攻
関連論文
- 多値化CDMA有線通信インターフェースの提案
- パイプラインA/Dコンバータ用MDACの最適設計に関する考察
- A-Dコンバータ用フローティング参照電圧生成回路
- PLL出力における50%デューティ補償回路
- C-12-50 電源雑音に起因するジッタの見積もりとその低減法
- C-12-46 差動型VCOを用いたPLLのジッタ特性に関する考察
- C-12-45 2型3次チャージポンプPLLのループゲイン最適化
- C-12-29 パイプラインA/Dコンバータの最適設計に関する考察
- 差動構成を用いたPLLの低ジッタ化
- PLL出力における50%デューティ補償回路の研究
- MOS電流モードロジックを用いた拡散符号生成器
- CMOS Rail-to-Railオペアンプ
- 高精度BiCMOSコンパレータの設計考察
- CDMA方式を用いた有線通信インタフェース
- SA-2-12 CDMA方式を用いたチップ間有線インターフェース
- SA-2-10 CMOS Rail-to-Rail OPAMP
- CDMA方式を用いた有線通信インターフェース
- CMOS Rail-to-Rail OPAMP
- CMOS Rail-to-Railオペアンプ
- CMOS Rail-to-Railオペアンプ
- CMOS Rail-to-Railオペアンプ
- SA-2-9 CMOS-PLL (Phase-Locked Loop) の設計
- 極低消費電力品質モニタ回路
- 極低消費電力品質モニタ回路(アナログ・ディジアナ・センサ,通信用LSI)
- 高精度品質保証期限モニタ回路
- 鉛直コンチニヤスフローコンベヤの研究
- 水平および傾斜コンチニヤスフローコンベヤの研究
- 一様な断面形をもつ管の層流摩擦抵抗の計算法
- 一様な断面形をもつ管の層流摩擦抵抗の計算法
- SA-2-5 機能可変型DSP
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- 機能可変型DSPプロセッサ
- DS-CDMA無線通信のための低消費電力アナログ相関器
- C-12-33 有線CDMAを用いたChip間インターフェイスにおけるビット転送エラーの考察
- C-12-34 多値CDMAバスインタフェイスのための低消費力ダイナミック電流モードコンパレータ