ブロック反復法による電源回路網解析の高速化
スポンサーリンク
概要
- 論文の詳細を見る
- 2011-11-21
著者
関連論文
- バス帯域を考慮したHD PhotoにおけるPhoto Core Transformのハードウェアアーキテクチャ(スマートパーソナルシステム,一般)
- Peer-to-Peer技術を用いた情報家電制御システムの設計と実装(「モバイルNWとインターネット/家電NWはどう融合するか?」【標準化(DLNA等), モバイルNW, 家電NW, 情報家電, 及び一般】)
- 演算粒度評価環境の構築と自己再構成デバイスアーキテクチャ検討(デバイスアーキテクチャI)
- A-1-23 動的再構成可能デバイスにおける自律修復セルの設計(A-1.回路とシステム,基礎・境界)
- 情報家電ネットワークと携帯端末ネットワークをつなぐP2P動画配信システムの構築
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- 可変ウィンドウ手法に基づく高精度ステレオマッチングプロセッサ
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(システム設計及び一般)
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(算術演算回路,システム設計及び一般)
- 距離変換画像による尤度推定を利用したスケルトンモデルに基づく歩行者トラッキング手法(スマートパーソナルシステム,一般)
- セルアレイ型自己再構成アーキテクチャ評価検討のためのコンパイラ(リコンフィギャラブルシステム,一般)
- A-6-12 シーンチェンジを利用したMotion JPEG2000高画質レート制御手法(A-6.情報理論,基礎・境界)
- A-1-22 JPEG2000エントロピ符号器におけるSRAMの構成方法(A-1.回路とシステム,基礎・境界)
- 家庭用ビデオカメラにおける動画像のノイズ評価(スマートパーソナルシステム,一般)
- インペインティングに基づく実時間デインタレース処理のハードウェアアーキテクチャ(スマートパーソナルシステム,一般)
- 二つのキャパシタと1本の電源配線で構成した電磁放射低減電源デカップリング回路のQFPパッケージLSIへの適用(電磁環境・EMC)
- メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法
- 情報家電ネットワークと携帯端末ネットワークをつなぐP2P動画配信システムの構築
- D-10-16 統計的タイミング情報に基づく適応型テスト(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-17 適応型テストにおけるクリティカルパスのクラスタリング手法(D-10. ディペンダブルコンピューティング,一般セッション)
- A-3-2 論理セル遅延の電圧・プロセスばらつき感度の検討(A-3.VLSI設計技術,一般セッション)
- C-12-41 抵抗測定法によるトランジスタアレイ回路の測定時間短縮化(C-12.集積回路,一般セッション)
- A-3-14 リーク電流測定用トランジスタアレイ回路の測定(A-3. VLSI設計技術,一般セッション)
- A-1-8 大域ばらつきの近似次数が回路遅延ばらつきに与える影響(A-1.回路とシステム,一般講演)
- 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法(ディペンダブル設計,システム設計及び一般)
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 物体認識における実行時学習のハードウェア実装(スマートパーソナルシステム,一般)
- 微細テクノロジ向けDRCルールファイルからの設計規則抽出とその可視化(レイアウト設計検証, システムLSIの設計技術と設計自動化)
- リングオシレータによるしきい値簡易推定の温度依存性の検討(ディペンダブル設計,物理設計及び一般)
- SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング(物理設計,システム設計及び一般)
- プロセスばらつきの積極的活用による非繰返し電圧波形の測定 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (ばらつき関連技術)
- C-12-6 電源電圧降下の時間的・空間的広がり可視化手法(C-12.集積回路ACD,一般講演)
- A-3-19 セル間接続方向限定性とセル配置粗密性を考慮した配線長分布(A-3.VLSI設計技術,一般講演)
- A-3-7 電源電圧降下の相関を用いる電源網の定量的評価(A-3.VLSI設計技術,一般講演)
- 相関係数にもとづく回帰分析の電源改善への適用 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (実装設計用シミュレーション)
- A-3-23 リングオシレータを用いる瞬時電圧降下測定手法の精度改善(A-3.VLSI設計技術,一般講演)
- A-3-22 MOSFETのリーク電流ばらつき測定のための回路検討(A-3.VLSI設計技術,一般講演)
- 超球の一部を用いた歩留り推定における不良領域の効率的探索手法(製造性考慮設計,システムオンシリコンを支える設計技術)
- 重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用
- C-12-30 状態依存性を考慮した論理回路の電源間容量モデルの検討(C-12.集積回路,一般セッション)
- C-12-31 状態依存性解析のための電源間容量のテーブルルックアップ計算(C-12.集積回路,一般セッション)
- A-1-27 回路特性ばらつき解析に対する重点的サンプリングの適用検討(A-1.回路とシステム,一般セッション)
- A-3-13 電源遮断回路におけるインバータ列遅延時間ばらつきの計算(A-3. VLSI設計技術,一般セッション)
- 電源遮断回路におけるパス遅延時間ばらつきの計算 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (ばらつき関連技術)
- A-3-21 高精度デバイスばらつき測定のための電源構造の設計(A-3.VLSI設計技術,一般講演)
- C-12-42 CMOS論理回路における電源網容量の入力状態依存性についての検討(C-12.集積回路,一般セッション)
- スケーラブル符号化のためのJPEG2000符号器アーキテクチャ
- スケーラブル符号化のためのJPEG2000符号器アーキテクチャ
- スケーラブル符号化のためのJPEG2000符号器アーキテクチャ
- 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-37 測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法(C-12. 集積回路ABC(測定・評価),一般セッション)
- BI-2-5 LSI等価回路モデル評価に向けたオンチップ電源電圧の測定手法(BI-2.EMC設計のためのLSIマクロモデリング,依頼シンポジウム,ソサイエティ企画)
- 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
- 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
- C-12-36 Si CMOSチップにおける右手・左手系伝送線路の検討(C-12.集積回路ABC,一般講演)
- 基板実装状態を考慮可能な表面実装型受動部品の2ポートモデリング手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (電磁界シミュレーション)
- B-4-7 ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討(B-4.環境電磁工学,一般講演)
- A-3-16 伝送線路を用いたオンチップ高速信号伝送回路の研究(A-3.VLSI設計技術,一般講演)
- C-12-18 EM法によるMOSデバイス界面状態数の自動推定(デジタル集積回路,C-12.集積回路,一般セッション)
- A-3-10 ヤコビ法を用いた電源回路網解析のGPU実装(A-3.VLSI設計技術,一般セッション)
- プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み (ディペンダブルコンピューティング)
- IDDQ電流による大域プロセスばらつきの推定手法 (VLSI設計技術)
- 回路の最小動作電圧改善とその予測精度向上の一検討
- ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
- クリロフ部分空間法を用いた電源回路網解析のGPU実装による高速化
- ブロック反復法による電源回路網解析の高速化(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- ブロック反復法による電源回路網解析の高速化(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- チップ試作による最小動作電圧予測手法の評価 (集積回路)
- ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析
- ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析
- エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討 (低消費電力設計)
- プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み
- IDDQ電流による大域プロセスばらつきの推定手法(電力/電源解析,システムオンシリコンを支える設計技術)
- ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討
- ブロック反復法による電源回路網解析の高速化
- ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討
- ブロック反復法による電源回路網解析の高速化
- バス帯域を考慮したHD Photo における Photo Core Transform のハードウェアアーキテクチャ
- チップ試作による最小動作電圧予測手法の評価(ディジタル回路1)
- A-3-1 ランダムウォーク線形回路解析のスレッド並列化における電圧源化排他制御の検討(A-3.VLSI設計技術)
- 空間周波数領域インピーダンス行列を用いたLSIマルチポートモデルの検討(放送,EMC,一般)
- A-4-12 TV最適化を用いた可変レート圧縮センシング(A-4.信号処理,一般セッション)
- パラメータ推定に基づくIDDQ電流しきい値決定のオンラインテストに向けた高速化(ディペンダブル(1),システムオンシリコンを支える設計技術)
- C-12-7 回路構造の異なるラッチの消費エネルギーの比較(C-12.集積回路)
- IDDQ電流による大域プロセスばらつきの推定手法