微細テクノロジ向けDRCルールファイルからの設計規則抽出とその可視化(レイアウト設計検証, <特集>システムLSIの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
レイアウトの設計規則検査(DRC: Design Rule Check)をDRCツールを用いて実行するためには, 設計規則をツール固有の書式で表したルールファイルが必要であり, これは通常, 書面の設計規則書に基づき人手で作成される.この人手で作成されたルールファイルそのものの検証を支援するため, 我々はルールファイルから設計規則を抽出して可視化することに取り組んできた.すでに我々は, 設計規則違反を報告する命令に対応づけられた表示用テンプレートと, そこで参照されるレイヤの表示アルゴリズムをそれぞれ用意し, 少ないテンプレートで様々なルールファイル記述に対応することを狙った手法を提案し, その有用性を示した.本論文では上の手法をさらに改良し, より微細なプロセスへ対応するべく, 表示するレイヤのモデリングに使用するパラメータの拡張と抽出データ, テンプレートを追加した手法を提案する.追加した抽出データは独立関係(2つのレイヤが重ならない), 継承関係(一方のレイヤが他方のレイヤをもとに生成された), 最小間隔, 最小重なり距離である.提案手法に基づき可視化ツールを実装した結果, 237個の設計規則を持つ0.13μmメタル5層プロセスのルールファイルに対し, 9種のテンプレートにより196個の設計規則が規則書とほぼ同様に表示された.
- 一般社団法人情報処理学会の論文
- 2005-06-15
著者
-
越智 裕之
京都大学大学院情報学研究科
-
津田 孝夫
広島市立大学情報科学部
-
越智 裕之
広島市立大学情報科学部情報工学科
-
北浦 直樹
広島市立大学情報科学部情報工学科
-
津田 孝夫
広島市立大学情報科学部情報工学科
-
越智 裕之
京都大学大学院 情報学研究科 通信情報システム専攻
関連論文
- バス帯域を考慮したHD PhotoにおけるPhoto Core Transformのハードウェアアーキテクチャ(スマートパーソナルシステム,一般)
- リングオシレータによるしきい値簡易推定の温度依存性の検討 (VLSI設計技術)
- 線形回帰演算の並列化手法の応用によるDOACROSSループの並列実行
- セルアレイ型自己再構成デバイスの設計検討のためのシミュレーション環境 (リコンフィギャラブルとキャッシュ最適化)
- Peer-to-Peer技術を用いた情報家電制御システムの設計と実装(「モバイルNWとインターネット/家電NWはどう融合するか?」【標準化(DLNA等), モバイルNW, 家電NW, 情報家電, 及び一般】)
- 演算粒度評価環境の構築と自己再構成デバイスアーキテクチャ検討(デバイスアーキテクチャI)
- A-1-23 動的再構成可能デバイスにおける自律修復セルの設計(A-1.回路とシステム,基礎・境界)
- 情報家電ネットワークと携帯端末ネットワークをつなぐP2P動画配信システムの構築
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- スーパーコンピュータ用拡張記憶の拡張主記憶としての高度利用
- 動的リンクライブラリを用いた実行時最適化の評価
- 2000-HPC-82-21 Javaクラスファイルの実行時ループ最適化手法
- 2000-HPC-82-18 ウェーブフロント型計算における性能予測モデルの構築
- 実行時情報を用いた性能最適化手法
- 並列化コンパイラTINPARにおける自動データ分割決定手法
- 分散トランザクションシステム IXI の設計と実現
- 適応型時刻印方式に基づく同時実行制御方式
- データベースオペレーティングシステム μOPT-Rにおける分散セグメンテーション方式
- 実時間オペレーティングシステムR^2/V2におけるタスクグループの実現
- 5ZC-9 立体音響処理のARMプロセッサ上での実時間実装(モバイル,学生セッション,インターフェース)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(システム設計及び一般)
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(算術演算回路,システム設計及び一般)
- A-17-5 ブースティングを用いた遠赤外画像における歩行者検出(A-17.ITS,一般講演)
- セルアレイ型自己再構成アーキテクチャ評価検討のためのコンパイラ(リコンフィギャラブルシステム,一般)
- A-6-12 シーンチェンジを利用したMotion JPEG2000高画質レート制御手法(A-6.情報理論,基礎・境界)
- A-1-22 JPEG2000エントロピ符号器におけるSRAMの構成方法(A-1.回路とシステム,基礎・境界)
- メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法
- 情報家電ネットワークと携帯端末ネットワークをつなぐP2P動画配信システムの構築
- オブジェクト指向オペレーティングシステム Ozone におけるプロセス管理方式
- 複数の並列化手法を統合する並列実行方式
- 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法(ディペンダブル設計,システム設計及び一般)
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- 分散オペレーティングシステムDM-2におけるメモリ管理部の実現
- 分散オペレーティングシステムDM-2におけるサイトの動的な追加及び切り離し方式
- 分散オペレーティングシステムDM-2におけるスレッドディストリビュータの実現
- 分散仮想記憶に基づくオペレーティングシステムDM-1におけるタスク・スレッドモデル
- 分散仮想記憶に基づくオペレーティングシステムDM-1の構成
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 物体認識における実行時学習のハードウェア実装(スマートパーソナルシステム,一般)
- 微細テクノロジ向けDRCルールファイルからの設計規則抽出とその可視化(レイアウト設計検証, システムLSIの設計技術と設計自動化)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- DRCルールファイルからの設計規則抽出とその可視化
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 一般二分決定グラフの生成法
- 一般二分決定グラフの生成法
- リングオシレータによるしきい値簡易推定の温度依存性の検討(ディペンダブル設計,物理設計及び一般)
- ベクトル計算機に適したB-スプラインの計算法
- スプライン関数を用いた多次元データの平滑化 : ベクトル計算機向きの算法
- ベクトル計算機に適したB-スプラインの計算法(スーパーコンピュータのための数値計算アルゴリズムの研究)
- 超並列算計機におけるデータ並べ替えアルゴリズムと要求されるデータ転送能力の見積もり
- 異なる長さをもつ表形式データの転置
- 多階層記憶におけるデータ並べかえと記憶階層の最適化
- 実時間オペレーティングシステムR^2用マルチタスクシミュレータの開発R^2シミュレータの言語処理系
- 実時間オペレーティングシステムR^2用マルチタスクシミュレータの開発R^2シミュレータの機能と全体構成
- データベース専用オペレーティングシステムμOPT-Rの分散環境におけるセグメント管理方式
- データベース専用オペレーティングシステムμOPT-Rにおける演算処理方式について
- 再帰的手続きの自動ベクトル化における幅優先法の拡張
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 実時間オペレーティングシステム R^2-86 核のアーキテクチャ
- 実時間オペレーティングシステムR^2-86の開発とその移植性
- 実時間オペレーティングシステムR^2のロボットプリミティブとプロトタイプシステム
- 一般二分決定グラフの生成法
- 線形回帰演算の並列化手法の応用によるDOACROSSループの並列実行
- 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法
- C-12-18 EM法によるMOSデバイス界面状態数の自動推定(デジタル集積回路,C-12.集積回路,一般セッション)
- A-3-10 ヤコビ法を用いた電源回路網解析のGPU実装(A-3.VLSI設計技術,一般セッション)
- 回路の最小動作電圧改善とその予測精度向上の一検討
- ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- クリロフ部分空間法を用いた電源回路網解析のGPU実装による高速化
- ブロック反復法による電源回路網解析の高速化(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- ブロック反復法による電源回路網解析の高速化(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
- チップ試作による最小動作電圧予測手法の評価 (集積回路)
- エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討 (低消費電力設計)
- ブロック反復法による電源回路網解析の高速化
- チップ試作による最小動作電圧予測手法の評価(ディジタル回路1)