1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術
スポンサーリンク
概要
- 論文の詳細を見る
- 2003-12-12
著者
-
道関 隆国
NTTマイクロシステムインテグレーション研究所
-
島村 俊重
NTTマイクロシステムインテグレーション研究所
-
道関 隆国
Ntt マイクロシステムインテグレーション研
-
柴田 信太郎
NTTマイクロシステムインテグレーション研究所
-
道関 隆国
Ntt
-
柴田 信太郎
Nttマイクロシステムインテグ レーション研究所
-
柴田 信太郎
Nttマイクロシステムインテグレーション
関連論文
- スイッチドキャパシタタイプ可変段数型DC-DCコンバータを使ったサブ1V電力供給システム(エネルギー関連, 一般)
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前 : パネルディスカッション
- SOI回路技術を適用した自然エネルギー携帯端末
- 高抵抗SOI基板を用いたCMOS低雑音増幅器の特性向上
- 極低電力情報端末用LSIの研究開発プロジェクトの概要
- 1チップ指紋認証LSI技術
- D-12-1 1 チップ指紋認証 LSI に適した指紋画像回転手法
- C-12-11 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- ピクセルセルフチェック機能を有する容量型指紋センサLSIのウエハレベルテスト手法
- GND壁センサ構造を有する容量型指紋センサLSIの感度評価
- C-12-19 容量型指紋センサLSI良品選別のためのテスト手法
- C-12-18 容量型指紋センサLSI用キャリブレーション回路技術
- C-12-16 1チップ指紋認証LSIに適した指紋画像最適化手法
- 高性能容量型指紋センサLSIと認証システムへの応用
- 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- 画素並列画像強調および画像回転手法を用いた1チップ指紋認証LSI
- C-12-70 生体検知機能内蔵指紋センサLSIのためのインピーダンス検出手法の検討(C-12.集積回路,一般セッション)
- 有機薄膜の電着によるMEMSデバイスのスティッキング防止
- ワンチップ指紋認証LSIに適した超低消費電力指紋センシング回路技術
- 容量型指紋センサ用ピクセルレベル自動キャリブレーション回路技術
- 指紋センサ認証LSI
- 完全空乏型SOIのアナログ・RF特性とその応用
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- 極低消費電力CMOS/SOI回路技術
- CMOS/S0Iによる低電圧アナログ基本回路の性能 (特集論文 極低電力情報端末用LSI)
- SOI CMOSによる低電圧アナログ増幅回路の試作・評価
- アナログ回路の低電圧限界と設計手法
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- B-4-44 低電圧CMOS回路の電磁波耐性改善手法
- EOハンディプローブを用いた極低電圧CMOS回路のEMC耐性評価
- 極低電圧CMOS回路におけるしきい値電圧設定法の評価
- 極低電圧CMOS回路におけるしきい値電圧設定法
- 極低電圧CMOS回路におけるしきい値電圧設定法
- 極低電圧CMOS回路におけるしきい値電圧設定法
- 極低電圧CMOS回路におけるしきい値電圧設定法
- B-5-113 電界通信用送受信モジュールの開発(B-5. 無線通信システムB(ワイヤレスアクセス),一般セッション)
- 社会インフラ化を目指すネットワーク技術「レッドタクトン(RedTacton)」 (特集 新ビジネス創出への取り組み)
- MTCMOS技術を用いた1V・CMOSメモリセルのソフトエラー耐性評価
- 1V,10MHz動作Multi-Threshold CMOS論理回路技術
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術
- EOハンディープローブを用いた極低電圧CMOS回路のEMC耐性解析 : Sub-1V MTCMOS/SIMOX回路の高EMC耐性実証
- EOハンディープローブを用いた極低電圧CMOS回路のEMC耐性解析 : Sub-1V MTCMOS/SIMOX回路の高EMC耐性実証
- C-12-32 CMOS-MEMSの可動部位置制御のための容量センサ回路(センサ・3次元撮像素子,C-12.集積回路,一般セッション)
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 極低電力情報端末用LSIの研究開発プロジェクトの概要
- 極低電圧ディジタル回路技術 (特集論文 極低電力情報端末用LSI)
- SOI技術を用いたバッテリーレス近距離無線システム (特集 遠隔監視)
- C-12-42 極低電圧動作256Kb MTCMOS/SOI ROM(C-12.集積回路D(メモリ),エレクトロニクス2)
- スイッチドキャパシタタイプ可変段数型DC-DCコンバータを使ったサブ1V電力供給システム
- C-12-9 極低電圧マイクロプロセッサコア用MTCMOS技術(C-12.集積回路B(ディジタル))
- C-12-25 極低電圧 MTCMOS SRAM 用書込み回路
- [特別招待論文]バッテリレス近距離無線システム実現に向けた極低電力SOI回路技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]バッテリレス近距離無線システム実現に向けた極低電力SOI回路技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- FD-SOI技術を用いたバッテリーレス近距離無線システム(VSLI一般(ISSCC'03関連特集))
- ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54x54-b乗算器
- ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54x54-b乗算器
- ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54 x 54-b乗算器
- BDD型断熱充電電荷リサイクル8bit乗算回路
- 極低電圧ディジタル回路技術 (特集論文1 低エネルギーシステムを実現するSIMOX LSIアプリケーション技術)
- C-12-24 スイッチトキャパシタ型4相方式断熱充電電荷リサイクル回路
- BDD型断熱充電電荷リサイクル回路による低消費電力論理回路
- 1.5nsアクセス時間0.25μm CMOS/SIMOX SRAMマクロセル : デュアルワード線による高速化と低電力化(新メモリ技術, メモリ応用技術, 一般)
- ピクセルセルフチェック機能を有する容量型指紋センサLSIのウエハレベルテスト手法
- GND壁センサ構造を有する容量型指紋センサLSIの感度評価
- C-12-77 面積8.64μm^2の0.3μmCMOS/SIMOX SRAMセル
- MTCMOSメモリにおける書込み回路の一構成法
- 1V動作電荷再利用形入出力バッファ
- 1Vバッテリ動作1MbSRAM
- 1.5nsアクセス時間0.25μm CMOS/SIMOX SRAMマクロセル : デュアルワード線による高速化と低電力化
- C-12-30 同期形低電力2ポートSRAM
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- 電流センス形マルチ電源SRAM用書込み回路 : 分割ビット線による書込み動作の低消費電力化(新メモリ技術,メモリ応用技術,一般)
- ビットスライス方式によるグレイ符号カウンタの一構成法
- 先見ビット線プルアップ方式による低電力FIFOメモリ
- 疑似GND線方式による低電力SRAMマクロセル
- 低電力周期型RAMマクロセル
- C-11-6 ボディタイ付き低待機電力CMOS/SOI SRAMセル(C-11. シリコン材料・デバイス, エレクトロニクス2)
- BI-3-5 人体近傍電界通信における外来電磁波の受信特性に関する検討(BI-3. 人体周辺で使用する無線システムのEMC問題,依頼シンポジウム,ソサイエティ企画)
- C-12-41 低ソフトエラー高速マルチ閾値CMOS/SOI SRAMセル(C-12.集積回路D(メモリ),一般講演)
- エネルギーハーベスティングによる無線センサ端末動作を実現するサブナノワット回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギーハーベスティングによる無線センサ端末動作を実現するサブナノワット回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 集積化CMOS-MEMS技術とその応用(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- 集積化CMOS-MEMS技術とその応用(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- 集積化CMOS-MEMS技術とその応用
- 集積化CMOS-MEMS技術とその応用
- B-1-19 雑音を考慮した人体近傍電界通信モデルの提案とSNR解析(B-1.アンテナ・伝播A(電波伝搬,非通信利用),一般セッション)
- C-12-5 CMOS構成による動的可変遅延回路のジッタ低減法(低電力・低雑音化技術,C-12.集積回路,一般セッション)
- C-12-47 メモリの構成容易なCMOSゲートアレーの基本セル(メモリ・素子特性,C-12.集積回路,一般セッション)