MTCMOS技術を用いた1V・CMOSメモリセルのソフトエラー耐性評価
スポンサーリンク
概要
- 論文の詳細を見る
高低2種類のしきい値電圧のMOSFETを用いるMTCMOS技術により、1V・CMOSメモリセルのソフトエラー耐性を評価した。具体的には、低しきい値の論理ゲート群と高しきい値MOSFETを疑似電源線を介して接続するMTCMOS回路を、メモリの周辺回路に適用することにより、セルのソフトエラー耐性を評価した。0.5μmMTCMOS技術を用いて1Kbメモリを設計、試作するとともに、そのソフトエラー耐性を評価した。α線照射試験、パルスレーザ試験を通して、フルCMOSメモリセルは電源電圧が1Vに低下しても、ソフトエラーに対して高耐性があることを実証した。
- 1995-11-21
著者
-
道関 隆国
NTTマイクロシステムインテグレーション研究所
-
道関 隆国
NTT通信エネルギー研究所
-
武藤 伸一郎
日本電信電話株式会社NTTマイクロシステムインテグレーション研究所
-
山田 順三
NTT LSI研究所
-
山田 順三
Ntt 通信エネルギー研
-
山田 順三
Ntt
-
道関 隆国
Ntt Lsi 研究所
-
武藤 伸一郎
NTT LSI研究所
-
植木 武美
Ntt Lsi研究所
-
武藤 伸一郎
Ntt マイクロシステムインテグレーション研
-
山田 順三
NTT 技術調査部
関連論文
- スイッチドキャパシタタイプ可変段数型DC-DCコンバータを使ったサブ1V電力供給システム(エネルギー関連, 一般)
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前 : パネルディスカッション
- A-21-13 実時間応用に向けた2-Mb/s UHF帯無線センサ端末(A-21.センサネットワーク,基礎・境界)
- SOI回路技術を適用した自然エネルギー携帯端末
- 高抵抗SOI基板を用いたCMOS低雑音増幅器の特性向上
- 極低電力情報端末用LSIの研究開発プロジェクトの概要
- 集積化CMOS-MEMS技術とその応用(配線・実装技術と関連材料技術)
- 集積化CMOS-MEMS技術
- 集積化CMOS-MEMS技術とその応用 (特集 MEMS技術のパッケージ分野への応用)
- 集積化CMOS-MEMS技術とその応用
- 低電圧A/D、D/A変換技術
- 完全空乏型SOIのアナログ・RF特性とその応用
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- B-1-230 到来方向推定を用いた高精度位置推定手法の検討(B-1. アンテナ・伝播C(アンテナシステム), 通信1)
- B-6-53 遠隔地の実オブジェクトに触る Stick-on Communicator (StiC)
- 極低消費電力CMOS/SOI回路技術
- [招待講演]ユビキタス・コミュニケーションに向けたハードウエア技術(ユビキタス時代を支える技術)
- [招待講演]ユビキタス・コミュニケーションに向けたハードウェア技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
- CMOS/S0Iによる低電圧アナログ基本回路の性能 (特集論文 極低電力情報端末用LSI)
- SOI CMOSによる低電圧アナログ増幅回路の試作・評価
- エンベデッドプロセッサを用いた低電圧LSI用パワーマネージメント手法
- MTCMOS技術による低電圧/低電力ディジタル信号処理プロセッサの設計
- パワーマネージメントに適した1V高速動作MTCMOS DFF回路
- パワーダウン・アプリケーションに適した1V高速MTCMOS回路技術
- MTCMOSによる1V高速動作ディジタルフィルタLSI
- アナログ回路の低電圧限界と設計手法
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- B-4-44 低電圧CMOS回路の電磁波耐性改善手法
- EOハンディプローブを用いた極低電圧CMOS回路のEMC耐性評価
- 極低電圧CMOS回路におけるしきい値電圧設定法の評価
- 極低電圧CMOS回路におけるしきい値電圧設定法
- 極低電圧CMOS回路におけるしきい値電圧設定法
- 極低電圧CMOS回路におけるしきい値電圧設定法
- 極低電圧CMOS回路におけるしきい値電圧設定法
- アナログ的な音声デジタル通信とそれを利用した低電力化回路技術
- 日常生活をサポートするセンサ利用ハードウェア技術 (特集 次世代ホームネットワークサービス)
- 実世界とネットワークを結合する小型デバイスとそのブロードバンド応用--スティックオン・コミュニケータ (特集 ユビキタスサービスを支える先進ハードウェア技術)
- 低電圧対応パワ-マネジメント機構を有するMTCMOSディジタル信号処理プロセッサ (特集論文 低電力LSIを実現する1V MTCMOS技術)
- 0.5V動作 高速・低リーク電流出力回路の検討
- 0.25μm SIMOX/MTCMOS技術による290Kゲート, 1V, 100MHz動作ULSIの設計
- 0.25μm SIMOX/MTCMOS技術による290Kゲート, 1V, 100MHz動作ULSIの設計
- 0.25μm SIMOX/MTCMOS技術による290Kゲート, 1V, 100MHz動作ULSIの設計
- 最小消費電力動作を実現するパワーマネジメント手法の提案
- 最小消費電力動作を実現するパワーマネジメント手法の提案
- 最小消費電力動作を実現するパワーマネジメント手法の提案
- エンベデッドプロセッサによる低電圧高速LSI対応パワーマネジメント手法の提案
- 低電圧対応電力制御機構を採用した1V動作MTCMOS DSP
- MTCMOS技術を用いた1V・CMOSメモリセルのソフトエラー耐性評価
- エネルギー遅延積を用いたMTCMOS回路V_最適化
- エネルギー遅延積を用いたMTCMOS回路性能評価
- 1V動作メモリマクロセル技術
- MTCMOS回路における遅延時間の温度依存性
- 1V・低電力・高速動作MTCMOS論理回路技術 (これからの電子機器に必要不可欠!--低電圧・低消費電力回路技術)
- 1V,10MHz動作Multi-Threshold CMOS論理回路技術
- 微細CMOSメモルセルのスタティックノイズマージン解析
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術
- EOハンディープローブを用いた極低電圧CMOS回路のEMC耐性解析 : Sub-1V MTCMOS/SIMOX回路の高EMC耐性実証
- EOハンディープローブを用いた極低電圧CMOS回路のEMC耐性解析 : Sub-1V MTCMOS/SIMOX回路の高EMC耐性実証
- 1V・0.85mW・17bit精度オーディオ用ノイズシェーピング D/A変換回路技術
- 今なぜASIC(エーシック)なのか
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 3つのしきい値電圧を有する極低電圧CMOS/SIMOX回路
- 3つのしきい値電圧を有する極低電圧CMOS/SIMOX回路
- 太陽電池駆動・極低電圧CMOS回路技術 (特集論文 低電力LSIを実現する1V MTCMOS技術)
- 低電圧MTCMOS/SIMOXにおける閾値電圧ばらつきの抑制
- 0.5V MTCMOS/SIMOX回路の動作マージン評価
- 0.5V MTCMOS/SlMOX回路
- 0.5V動作MTCMOS/SIMOX回路
- 極低電力情報端末用LSIの研究開発プロジェクトの概要
- 極低電圧ディジタル回路技術 (特集論文 極低電力情報端末用LSI)
- バイポ-ラ論理回路を用いた高速・大容量Bi-CMOS SRAMの構成法
- SOI技術を用いたバッテリーレス近距離無線システム (特集 遠隔監視)
- C-12-42 極低電圧動作256Kb MTCMOS/SOI ROM(C-12.集積回路D(メモリ),エレクトロニクス2)
- スイッチドキャパシタタイプ可変段数型DC-DCコンバータを使ったサブ1V電力供給システム
- C-12-9 極低電圧マイクロプロセッサコア用MTCMOS技術(C-12.集積回路B(ディジタル))
- C-12-25 極低電圧 MTCMOS SRAM 用書込み回路
- [特別招待論文]バッテリレス近距離無線システム実現に向けた極低電力SOI回路技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]バッテリレス近距離無線システム実現に向けた極低電力SOI回路技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- FD-SOI技術を用いたバッテリーレス近距離無線システム(VSLI一般(ISSCC'03関連特集))
- SDLM法閾値電圧定義の検証
- ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54x54-b乗算器
- ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54x54-b乗算器
- ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54 x 54-b乗算器
- BDD型断熱充電電荷リサイクル8bit乗算回路
- 極低電圧ディジタル回路技術 (特集論文1 低エネルギーシステムを実現するSIMOX LSIアプリケーション技術)
- C-12-24 スイッチトキャパシタ型4相方式断熱充電電荷リサイクル回路
- BDD型断熱充電電荷リサイクル回路による低消費電力論理回路
- 非同期型多しきい値CMOS論理回路の検討
- 通信衛星3号(CS-3)搭載用半導体部品の高信頼化技術
- 0.5ミクロンBiCMOSゲ-トアレイ用メモリマクロセル構成技術 (0.5ミクロンBiCMOSゲ-トアレイ設計・製造技術)
- メモリ回路設計技術 (サブミクロンASIC設計技術)
- フォ-ルトトレランス機能組込みVLSIチップ--誤り訂正機能付きメモリ (フォ-ルトトレラントシステム) -- (フォ-ルトトレラントシステム)
- エネルギーハーベスティングによる無線センサ端末動作を実現するサブナノワット回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エネルギーハーベスティングによる無線センサ端末動作を実現するサブナノワット回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)