C-12-41 低ソフトエラー高速マルチ閾値CMOS/SOI SRAMセル(C-12.集積回路D(メモリ),一般講演)
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2006-09-07
著者
-
柴田 信太郎
NTTマイクロシステムインテグレーション研究所
-
栗田 茂弘
NTTエレクトロニクス
-
柴田 信太郎
Nttマイクロシステムインテグ レーション研究所
-
木屋 洋
NTTエレクトロニクス
-
柴田 信太郎
Nttマイクロシステムインテグレーション
関連論文
- B-5-113 電界通信用送受信モジュールの開発(B-5. 無線通信システムB(ワイヤレスアクセス),一般セッション)
- 社会インフラ化を目指すネットワーク技術「レッドタクトン(RedTacton)」 (特集 新ビジネス創出への取り組み)
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術
- C-12-42 極低電圧動作256Kb MTCMOS/SOI ROM(C-12.集積回路D(メモリ),エレクトロニクス2)
- C-12-9 極低電圧マイクロプロセッサコア用MTCMOS技術(C-12.集積回路B(ディジタル))
- C-12-25 極低電圧 MTCMOS SRAM 用書込み回路
- 1.5nsアクセス時間0.25μm CMOS/SIMOX SRAMマクロセル : デュアルワード線による高速化と低電力化(新メモリ技術, メモリ応用技術, 一般)
- C-12-77 面積8.64μm^2の0.3μmCMOS/SIMOX SRAMセル
- MTCMOSメモリにおける書込み回路の一構成法
- 1V動作電荷再利用形入出力バッファ
- 1Vバッテリ動作1MbSRAM
- 1.5nsアクセス時間0.25μm CMOS/SIMOX SRAMマクロセル : デュアルワード線による高速化と低電力化
- C-12-30 同期形低電力2ポートSRAM
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- 電流センス形マルチ電源SRAM用書込み回路 : 分割ビット線による書込み動作の低消費電力化(新メモリ技術,メモリ応用技術,一般)
- ビットスライス方式によるグレイ符号カウンタの一構成法
- 先見ビット線プルアップ方式による低電力FIFOメモリ
- 疑似GND線方式による低電力SRAMマクロセル
- 低電力周期型RAMマクロセル
- C-11-6 ボディタイ付き低待機電力CMOS/SOI SRAMセル(C-11. シリコン材料・デバイス, エレクトロニクス2)
- BI-3-5 人体近傍電界通信における外来電磁波の受信特性に関する検討(BI-3. 人体周辺で使用する無線システムのEMC問題,依頼シンポジウム,ソサイエティ企画)
- C-12-41 低ソフトエラー高速マルチ閾値CMOS/SOI SRAMセル(C-12.集積回路D(メモリ),一般講演)
- B-1-19 雑音を考慮した人体近傍電界通信モデルの提案とSNR解析(B-1.アンテナ・伝播A(電波伝搬,非通信利用),一般セッション)
- C-12-5 CMOS構成による動的可変遅延回路のジッタ低減法(低電力・低雑音化技術,C-12.集積回路,一般セッション)
- C-12-47 メモリの構成容易なCMOSゲートアレーの基本セル(メモリ・素子特性,C-12.集積回路,一般セッション)