低電力周期型RAMマクロセル
スポンサーリンク
概要
- 論文の詳細を見る
最近の傾向として、メモリマクロセルの入出力データ幅は多ビット化し、複数のセルが同一のASICに搭載されるようになってきた。低消費電力であることは特に重要であり、本論文ではこれに着目してメモリマクロセルの設計法を論じる。まず、動作周波数の低い領域ではビット線をダイナミック動作させる方式が消費電力の点で有利であることを指摘し、同期型マクロセルの構成法を示す。次に、高速なラッチ形センス回路と、その活性化制御に必要な高精度タイミング信号の発生方法を提案する。また、同期形マクロセルの性能指数としてサイクル時間の評価が必要であることを指摘し、これをLSIテスタで実施する際の入力バッファの構成法と試作デバイスの測定例を示す。
- 社団法人電子情報通信学会の論文
- 1994-09-21
著者
関連論文
- 内蔵型マルチポートRAMに対する効率的テスト手法
- B-5-113 電界通信用送受信モジュールの開発(B-5. 無線通信システムB(ワイヤレスアクセス),一般セッション)
- 社会インフラ化を目指すネットワーク技術「レッドタクトン(RedTacton)」 (特集 新ビジネス創出への取り組み)
- 1V動作メモリマクロセル技術
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術
- 1V動作ASIC用高速メモリマクロセル技術
- C-12-42 極低電圧動作256Kb MTCMOS/SOI ROM(C-12.集積回路D(メモリ),エレクトロニクス2)
- C-12-9 極低電圧マイクロプロセッサコア用MTCMOS技術(C-12.集積回路B(ディジタル))
- C-12-25 極低電圧 MTCMOS SRAM 用書込み回路
- 1.5nsアクセス時間0.25μm CMOS/SIMOX SRAMマクロセル : デュアルワード線による高速化と低電力化(新メモリ技術, メモリ応用技術, 一般)
- C-12-77 面積8.64μm^2の0.3μmCMOS/SIMOX SRAMセル
- MTCMOSメモリにおける書込み回路の一構成法
- 1V動作電荷再利用形入出力バッファ
- 1V動作ステップダウン昇圧ワード線方式
- 1Vバッテリ動作1MbSRAM
- 低電圧SRAM用高感度ラッチ形センス回路
- 電流形センス回路に適した高速メモリアレイ構成
- 200MHz動作0.5μmSRAMマクロセル
- 0.5μmSRAMにおけるビット線イコライズの効果
- 2ポートRAMの一消費電力低減法
- 1.5nsアクセス時間0.25μm CMOS/SIMOX SRAMマクロセル : デュアルワード線による高速化と低電力化
- C-12-30 同期形低電力2ポートSRAM
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- 電流センス形マルチ電源SRAM用書込み回路 : 分割ビット線による書込み動作の低消費電力化(新メモリ技術,メモリ応用技術,一般)
- ビットスライス方式によるグレイ符号カウンタの一構成法
- 先見ビット線プルアップ方式による低電力FIFOメモリ
- 疑似GND線方式による低電力SRAMマクロセル
- 低電力周期型RAMマクロセル
- C-11-6 ボディタイ付き低待機電力CMOS/SOI SRAMセル(C-11. シリコン材料・デバイス, エレクトロニクス2)
- BI-3-5 人体近傍電界通信における外来電磁波の受信特性に関する検討(BI-3. 人体周辺で使用する無線システムのEMC問題,依頼シンポジウム,ソサイエティ企画)
- 1V動作高速SRAMセル
- 超高感度カレントミラー形センス回路
- ASIC用高速ROMマクロセル技術
- ビット線マルチプレクサの特性ばらつきが電流形センス回路に与える影響
- 低電圧メモリにおける電流形センス回路の構成法
- 高感度電流形センス回路
- 0.5μm高速ROMマクロセル
- C-12-41 低ソフトエラー高速マルチ閾値CMOS/SOI SRAMセル(C-12.集積回路D(メモリ),一般講演)
- B-1-19 雑音を考慮した人体近傍電界通信モデルの提案とSNR解析(B-1.アンテナ・伝播A(電波伝搬,非通信利用),一般セッション)
- C-12-47 メモリの構成容易なCMOSゲートアレーの基本セル(メモリ・素子特性,C-12.集積回路,一般セッション)