電流形センス回路に適した高速メモリアレイ構成
スポンサーリンク
概要
- 論文の詳細を見る
メモリのアクセス時間を短縮するにはセンス時間を短縮するのが最も有効であり、電流形センス回路は活発に研究されている。センス時間が短縮されるとアドレスのデコード時間は相対的に増大するので、その改善が必要になる。この度、デコード時間を短縮する目的でメモリアレイ構成を検討し、試作により良好な結果を得たので報告する。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
関連論文
- 内蔵型マルチポートRAMに対する効率的テスト手法
- 1V動作メモリマクロセル技術
- 1V動作ASIC用高速メモリマクロセル技術
- MPEG2映像エンコーダLSI用規模可変200MHz動作低電力SRAMマクロセル : 内蔵レジスタを用いた高性能化
- 1V動作低電力差動内部データバス構成
- MTCMOSメモリにおける書込み回路の一構成法
- 1V動作SRAMにおける書込み時の消費電力低減法
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 1V動作電荷再利用形入出力バッファ
- 1V動作ステップダウン昇圧ワード線方式
- 1Vバッテリ動作1MbSRAM
- 低電圧SRAM用高感度ラッチ形センス回路
- 電流形センス回路に適した高速メモリアレイ構成
- 200MHz動作0.5μmSRAMマクロセル
- 0.5μmSRAMにおけるビット線イコライズの効果
- 2ポートRAMの一消費電力低減法
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- 先見ビット線プルアップ方式による低電力FIFOメモリ
- 疑似GND線方式による低電力SRAMマクロセル
- 低電力周期型RAMマクロセル
- 1V動作高速SRAMセル
- 超高感度カレントミラー形センス回路
- ASIC用高速ROMマクロセル技術
- ビット線マルチプレクサの特性ばらつきが電流形センス回路に与える影響
- 低電圧メモリにおける電流形センス回路の構成法
- 高感度電流形センス回路
- 0.5μm高速ROMマクロセル