200MHz動作0.5μmSRAMマクロセル
スポンサーリンク
概要
- 論文の詳細を見る
ASICの高性能化に伴う動作周波数の向上とデータ幅の増大により、メモリマクロセルの最小サイクル時間の短縮と低電力化が強く望まれている。本論文では高速化と低電力化の観点からメモリマクロセルの設計法を論じる。まず、入力信号のスキューや出力負荷を低減できるという点で入出力レジスタを内蔵した同期仕様が高速化に有利であることを示す。次に、速度性能を低下させることなく低電力化が可能なマクロセル向きのメモリアレイ構成を提案する。また、ライトリカバリ期間中にワード線とセンス回路を非活性状態に制御することで低電力化を図ると共に、そのタイミング制御回路を分散配置することで少ないタイミングマージンでの高速動作を保証した。最後に0.5μmCMOSプロセスで試作し、200MHz動作を確認した。
- 社団法人電子情報通信学会の論文
- 1995-05-25
著者
関連論文
- 内蔵型マルチポートRAMに対する効率的テスト手法
- 1V動作メモリマクロセル技術
- 1V動作ASIC用高速メモリマクロセル技術
- MPEG2映像エンコーダLSI用規模可変200MHz動作低電力SRAMマクロセル : 内蔵レジスタを用いた高性能化
- 1V動作低電力差動内部データバス構成
- MTCMOSメモリにおける書込み回路の一構成法
- 1V動作SRAMにおける書込み時の消費電力低減法
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 1V動作電荷再利用形入出力バッファ
- 1V動作ステップダウン昇圧ワード線方式
- 1Vバッテリ動作1MbSRAM
- 低電圧SRAM用高感度ラッチ形センス回路
- 電流形センス回路に適した高速メモリアレイ構成
- 200MHz動作0.5μmSRAMマクロセル
- 0.5μmSRAMにおけるビット線イコライズの効果
- 2ポートRAMの一消費電力低減法
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- 先見ビット線プルアップ方式による低電力FIFOメモリ
- 疑似GND線方式による低電力SRAMマクロセル
- 低電力周期型RAMマクロセル
- 1V動作高速SRAMセル
- 超高感度カレントミラー形センス回路
- ASIC用高速ROMマクロセル技術
- ビット線マルチプレクサの特性ばらつきが電流形センス回路に与える影響
- 低電圧メモリにおける電流形センス回路の構成法
- 高感度電流形センス回路
- 0.5μm高速ROMマクロセル