内蔵型マルチポートRAMに対する効率的テスト手法
スポンサーリンク
概要
- 論文の詳細を見る
マルチポートRAMのテストでは、通常の機能テストに加え、複数のポートを介した同一セルに対する同時読出し動作,書込みと読出しの同時動作を検査するメモリセルマージンテストが必要である。従来のテスト手法では、メモリセルマージンテストが項目別,ポート対応に作成されたテストパタンを用いて、機能テストと区別して行われていたため、テスト全体の効率化が図られていなかった。本論本では、内蔵型マルチポートRAMの効率的テスト手法の実現に向けて、全ポート並列実行による機能テストとメモリセルマージンテストが同時に行えるアルゴリズミックなテストパタンを提案する。さらに、本テストパタンが、少ないハード量のBIST回路で効率良く生成できることを示す。
- 社団法人電子情報通信学会の論文
- 1993-11-26
著者
関連論文
- 内蔵型マルチポートRAMに対する効率的テスト手法
- 1V動作メモリマクロセル技術
- 1V動作ASIC用高速メモリマクロセル技術
- 1V動作電荷再利用形入出力バッファ
- 1V動作ステップダウン昇圧ワード線方式
- 1Vバッテリ動作1MbSRAM
- 低電圧SRAM用高感度ラッチ形センス回路
- 電流形センス回路に適した高速メモリアレイ構成
- 200MHz動作0.5μmSRAMマクロセル
- 0.5μmSRAMにおけるビット線イコライズの効果
- 2ポートRAMの一消費電力低減法
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- 先見ビット線プルアップ方式による低電力FIFOメモリ
- 疑似GND線方式による低電力SRAMマクロセル
- 低電力周期型RAMマクロセル
- 1V動作高速SRAMセル
- 超高感度カレントミラー形センス回路
- ASIC用高速ROMマクロセル技術
- ビット線マルチプレクサの特性ばらつきが電流形センス回路に与える影響
- 低電圧メモリにおける電流形センス回路の構成法
- 高感度電流形センス回路
- 0.5μm高速ROMマクロセル