0.5μm高速ROMマクロセル
スポンサーリンク
概要
- 論文の詳細を見る
ASICに搭載されるマクロセルには種々の要求が挙げられるが、本論文では特にフルカスタム手法におけるマスクROMに絞って、その課題と回路技術を論じる。第1の課題は高速化であり、その為にふたつのアプローチを採る。まず、1Tr形メモリセルへのプログラミング手法にGND線との接続, 非接続を用いることを提案し、ビット線の寄生容量を1/2に低減する。残るひとつは、ビット線信号の小振幅化である。ビット線のレベルを制御して、センス回路を高感度領域で動作させることにより、これを可能にする。第2の課題は低電力化である。疑似GND線を導入すると共に、その制御方法の工夫でダイナミックな消費電力についても低減を図る。
- 社団法人電子情報通信学会の論文
- 1993-11-25
著者
関連論文
- 内蔵型マルチポートRAMに対する効率的テスト手法
- 1V動作メモリマクロセル技術
- 1V動作ASIC用高速メモリマクロセル技術
- 1V動作電荷再利用形入出力バッファ
- 1V動作ステップダウン昇圧ワード線方式
- 1Vバッテリ動作1MbSRAM
- 低電圧SRAM用高感度ラッチ形センス回路
- 電流形センス回路に適した高速メモリアレイ構成
- 200MHz動作0.5μmSRAMマクロセル
- 0.5μmSRAMにおけるビット線イコライズの効果
- 2ポートRAMの一消費電力低減法
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- 先見ビット線プルアップ方式による低電力FIFOメモリ
- 疑似GND線方式による低電力SRAMマクロセル
- 低電力周期型RAMマクロセル
- 1V動作高速SRAMセル
- 超高感度カレントミラー形センス回路
- ASIC用高速ROMマクロセル技術
- ビット線マルチプレクサの特性ばらつきが電流形センス回路に与える影響
- 低電圧メモリにおける電流形センス回路の構成法
- 高感度電流形センス回路
- 0.5μm高速ROMマクロセル