MPEG2映像エンコーダLSI用規模可変200MHz動作低電力SRAMマクロセル : 内蔵レジスタを用いた高性能化
スポンサーリンク
概要
- 論文の詳細を見る
MPEG2映像エンコーダLSI用に設計した高速SRAMマクロセルについて述べた.リーフセルのアバッティング方式を採用することで, 規模の異なる13品種の設計に際してTATをマクロセル当り30分に短縮した.SRAMに入出力レジスタを内蔵することで, 入力信号間のスキューに対するタイミングマージンと出力遅延を削減して高速化を図った.ブートストラップ現象によるライトリカバリ時のビット線の過充電を抑えることで, 書込みに続く読出しサイクルのビット線遅延を短縮した.ライトリカバリ動作の高速化と低電力化を目的として, 入力レジスタを用いてリカバリ期間中ワード線とセンス回路を非活性状態に制御することを提案した.もう一つの低電力技術として, ワード線選択時に不必要に活性化されるメモリセル数を低減可能な冗長アドレスデコード方式を提案した.これらの技術を用いて4Kワード×24ビット構成の同期形SRAMを0.5μmCMOSプロセスで試作した結果, 電源電圧3.3Vで最高動作周波数200MHzの速度性能と, 映像エンコーダLSIの内部動作周波数(81MHz)において110mWの消費電力を得た.
- 1998-06-25
著者
関連論文
- 書込み制御信号を用いた電力削減機能付き規模可変2ポートSRAMマクロセル
- MPEG2映像エンコーダLSI用規模可変200MHz動作低電力SRAMマクロセル : 内蔵レジスタを用いた高性能化
- 1V動作低電力差動内部データバス構成
- MTCMOSメモリにおける書込み回路の一構成法
- 1V動作SRAMにおける書込み時の消費電力低減法
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 1V動作電荷再利用形入出力バッファ
- 1V動作ステップダウン昇圧ワード線方式
- 1Vバッテリ動作1MbSRAM
- 低電圧SRAM用高感度ラッチ形センス回路
- 電流形センス回路に適した高速メモリアレイ構成
- 200MHz動作0.5μmSRAMマクロセル
- 0.5μmSRAMにおけるビット線イコライズの効果
- ビットスライス方式によるグレイ符号カウンタの一構成法
- 擬似GND線を用いた高速電流センス回路
- 250MHz動作0.25μm1Mb SRAMマクロセル
- 250MHz動作0.25μm1Mb SRAMマクロセル
- 250MHz動作0.25μm1Mb SRAMマクロセル