書込み制御信号を用いた電力削減機能付き規模可変2ポートSRAMマクロセル

概要

論文の詳細を見る
高機能メモリとしての2ポートSRAMの有効性と用途に応じた低電力化技術について述べた.占有面積一定という条件のもとで, 従来のSRAMと比較検討を行い, メモリセルの2ポート化が機能的に高性能であることを示した.ビット線のピッチを30%緩和可能なメモリセルのレイアウトを提案すると共に, ポート間でロウアドレスが衝突した際にセル内のドライバトランジスタのサイズがアクセス時間に与える影響を明らかにした.ブートストラップ現象によるライトリカバリ時のビット線の過充電を, ビット線を弱いイコライズ状態に保つことで抑え, データ読出し時のビット線遅延を短縮した.いずれかのポートを書込み専用に特化して使用する際の低電力化技術として, 書込み信号を用いてライトリカバリ期間中ワード線を非選択状態に制御することを提案した.また, LSIテスタを用いて性能を評価できるように, マーチングとチェッカーボードの試験パターンを2ポートSRAM用に拡張した.これらの技術を用いた1Kワード×4ビット構成のSRAMを0.5μmCMOSプロセスで試作した結果, 3.3V動作でアクセス時間7nsを達成した.消費電力は30〜15%低減可能であり, 実用上の上限である80MHz動作で40mWを得た.
1998-08-25