250MHz動作0.25μm1Mb SRAMマクロセル

スポンサーリンク

概要

論文の詳細を見る
メガビット級の規模可変SRAMマクロセルの設計技術について述べた。9種類のリーフセルのアバッテイングと、アドレスバス上に選択的にビアホールを配置する手法によって設計工数の削減を図った。アクセス時間と消費電力の低減を目的として、CMOSメモリセルの偏平レイアウトを提案した。データの書込み動作については、導通抵抗が問題となるビット線のマルチプレクサを撤廃し、書込みバッファをビット線に直結することで高速化を図った。また、電流センス回路を用いた読出し回路の構成についても述べた。0.25μmバルクCMOSプロセスを用いて1Mb SRAMマクロセルを試作した結果、標準動作電圧(2.5V)において、250MHzの速度性能と145mWの消費電力を得た。
一般社団法人電子情報通信学会の論文
1997-10-16

著者

柴田信太郎
NTTシステムエレクトロニクス研究所

関連論文

もっと見る

スポンサーリンク