1V動作低電力差動内部データバス構成
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-09-07
著者
関連論文
- 書込み制御信号を用いた電力削減機能付き規模可変2ポートSRAMマクロセル
- MPEG2映像エンコーダLSI用規模可変200MHz動作低電力SRAMマクロセル : 内蔵レジスタを用いた高性能化
- 1V動作低電力差動内部データバス構成
- MTCMOSメモリにおける書込み回路の一構成法
- 1V動作SRAMにおける書込み時の消費電力低減法
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 携帯機器用1V動作0.25μmSRAMマクロセル
- 1V動作電荷再利用形入出力バッファ
- 1V動作ステップダウン昇圧ワード線方式
- 1Vバッテリ動作1MbSRAM
- 低電圧SRAM用高感度ラッチ形センス回路
- 電流形センス回路に適した高速メモリアレイ構成
- 200MHz動作0.5μmSRAMマクロセル
- 0.5μmSRAMにおけるビット線イコライズの効果
- ビットスライス方式によるグレイ符号カウンタの一構成法
- 擬似GND線を用いた高速電流センス回路
- 250MHz動作0.25μm1Mb SRAMマクロセル
- 250MHz動作0.25μm1Mb SRAMマクロセル
- 250MHz動作0.25μm1Mb SRAMマクロセル