2P-1 3次元型トランジスタFinFETを用いたDTMOS(FinFET型DTMOS)によるシステムLSIの高密度設計法 : パターン面積の縮小効果の見積もり(設計自動化,学生セッション,アーキテクチャ)

スポンサーリンク

概要

• 論文の詳細を見る
• 2008-03-13

著者

• 廣島 佑

  湘南工科大学工学部情報工学科

• 渡辺 重佳

  湘南工科大学大学院工学研究科

関連論文

• 一層型FinFET,積層型FinFETを用いたシステムLSIのパターン面積の比較
• 一層型SGT,積層型SGTを用いたシステムLSIのパターン面積の比較検討
• 3L-4 スピントランジスタを用いた積層型NAND MRAMの検討(論理・物理設計技術,学生セッション,アーキテクチャ)
• 半導体メモリの過去40年の歴史と将来展望(シリコン材料・デバイス,エレクトロニクスソサイエティ和文論文誌500号記念論文)
• 積層方式NAND構造1トランジスタ型FeRAMの設計法の検討(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 積層方式NAND構造1トランジスタ型FeRAMの設計方法の検討(メモリ技術)
• リアルタイムスケジューリングを用いたシステムLSI電源電圧の低電力化の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• SGTによるシステムLSIのパターン面積縮小効果の検討
• Grid ComputingにおけるMPEG-4 Encoderの並列化に関する検討(セッション5:分散コンピューティング)
• ユニバーサルメモリを目指した積層型NAND MRAMの検討(低電圧/低消費電力技術、新デバイス・回路とその応用)
• スピントランジスタを用いた積層型NAND MRAMの設計法の検討(メモリ技術)
• 階層型相互結合網における適応型ルーティングのハードウェア実装コストの検討(チップ間通信,ルーティング,インターコネクト,デザインガイア2008-VLSI設計の新しい大地)
• ユニバーサルメモリを目指した積層型NOR MRAMの検討
• スピントランジスタを用いた積層型NAND MRAMの読出し法の検討
• 先端不揮発性メモリのBiCS型積層化に関する検討 : BiCS型FeRAM、MRAMの基礎検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 積層方式NAND構造1トランジスタ型FeRAMの設計法
• 3L-7 積層方式NAND構造1トランジスタ型FeRAMの検討(論理・物理設計技術,学生セッション,アーキテクチャ)
• 積層方式NAND構造1トランジスタ型FeRAMの読出し方式の検討
• FinFETを用いたDTMOS(FinFET型DTMOS)の提案
• サブスレッショルド領域で動作するDTMOS動作方式を用いた低電力システムLSIの検討(低消費電力回路,システムオンシリコンを支える設計技術)
• サブスレッショルド領域で動作する低消費電力LSIの高速化の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• C-12-69 FinFET型DTMOSを用いたシステムLSI設計法の提案(C-12.集積回路,一般セッション)
• リアルタイムスケジューリングを用いたシステムLSI電源電圧の低電力化の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ユニバーサルメモリを目指した積層型NOR MRAMの検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
• 一層型SGT、積層型SGTを用いたシステムLSIのパターン面積の比較検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
• ユニバーサルメモリを目指した積層型NAND MRAMの検討(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 先端不揮発性メモリのBiCS型積層化に関する検討 : BiCS型FeRAM、MRAMの基礎検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路の設計法
• 積層型NOR MRAMの検討(フラッシュメモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• 6ZD-1 並列計算機Ships1のノード間結合装置の構築(ネットワークと専用アーキテクチャ,学生セッション,アーキテクチャ)
• MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路の設計法(低電圧/低消費電力技術,新デバイス・回路とその応用)
• MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路の設計法(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
• スピントランジスタを用いた積層型NOR MRAMの検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• スピントランジスタを用いた積層型NOR MRAMの検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• スピントランジスタを用いた積層型NOR MRAMの検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• 新型メモリの将来展望とそのBiCS 型積層化に関する検討
• SGTを用いたシステムLSIのパターン面積の比較検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• 6M-5 一層型FinFET、積層型FinFETを用いたシステムLSIのパターン面積の比較(計算機システム,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• SGTを用いたシステムLSIのパターン面積の比較検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• SGTを用いたシステムLSIのパターン面積の比較検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• 1L-1 Cell Broadband EngineによるPSO演算の実験、検証(メニーコア・並列ソフトウェア,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• 酸化物導電膜チャネルを用いた積層型FeRAMの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 酸化物導電膜チャネルを用いた積層型FeRAMの検討(エマージングメモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• ユニバーサルメモリを目指した積層型MRAMの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ユニバーサルメモリを目指した積層型MRAMの検討(エマージングメモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• SGTを用いたシステムLSIのパターン設計法(低電圧/低消費電力技術,新デバイス・回路とその応用)
• SGTを用いたシステムLSIのパターン設計法(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 一層型FinFET, 積層型FinFETを用いたシステムLSIのパターン面積の比較
• 4ZC-2 MPEG-4並列圧縮システムの実装におけるVMwareの利用(社会システムとWeb(1),学生セッション,ネットワーク,情報処理学会創立50周年記念)
• 2L-8 直接結合型クラスタ並列計算機のネットワークインターフェイスにおけるメモリモデルの検討.(並列システムソフトウェア,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• 6M-6 一層型SGT、積層型SGTを用いたシステムLSIのパターン面積の比較検討(計算機システム,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• 積層方式NAND構造1トランジスタ型FeRAMの設計方法(若手研究会)
• 積層型MRAMの設計法(若手研究会)
• A-3-4 サブスレッショルド領域で動作するDTMOS動作方式を適応した低消費電力LSIの検討(A-3.VLSI設計技術,一般セッション)
• ローカルエリアテレビ会議ネットワークにおけるSNMPを用いた帯域制御(セッション2:インターネット技術)
• Turnモデルに基づく二次元トーラス網の適応ルーティング(チップ間通信,ルーティング,インターコネクト,デザインガイア2008-VLSI設計の新しい大地)
• C-12-2 サブスレッショルド領域で動作するDTMOS動作方式を用いた低消費電力LSIの検討(C-12.集積回路,一般セッション)
• C-12-9 独立したゲートを持つスタック型3次元トランジスタを用いたシステムLSIの設計法(C-12.集積回路,一般セッション)
• C-12-3 リアルタイムスケジューリングを用いたシステムLSI電源電圧の低電力化の検討(C-12.集積回路,一般セッション)
• 微細MOSFETのリーク電流を考慮した2電源型システムLSIの低消費電力設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 3次元型トランジスタFinFETを用いたシステムLSIの設計法 : パターン面積の縮小効果の見積もり(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• I-017 ブロックソートの画像圧縮への応用に関する検討(グラフィクス・画像,一般論文)
• 各種リーク電流を考慮した2電源型システムLSIの高速低消費電力設計法(電源制御,DVFS,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• システムLSIにおける各種電源方式の比較(電源制御,DVFS,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 各種リーク電流を考慮した2電源型システムLSIの高速低消費電力設計法(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• システムLSIにおける各種電源方式の比較(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 微細MOSFETの各種リーク電流を考慮した2電源型システムLSIの消費電力削減効果の検討(不揮発性メモリ及び関連プロセス一般)
• MOSFETのゲート、サブスレッショルドリーク電流を考慮した2電源型システムLSIの低消費電力設計法(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• MOSFETのゲート、サブスレッショルドリーク電流を考慮した2電源型システムLSIの低消費電力設計法(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 微細MOSFETのリーク電流を考慮した2電源型システムLSIの低消費電力設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 微細MOSFETのリーク電流を考慮した2電源型システムLSIの低消費電力設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 微細MOSFETのリーク電流を考慮した2電源型システムLSIの低消費電力設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 微細MOSFETのリーク電流を考慮した2電源型システムLSIの低消費電力設計法
• 3次元トランジスタを用いたシステムLSIのパターン面積の見積もり(若手研究会)
• 各種3次元トランジスタを用いたシステムLSIのパターン面積縮小法(低消費電力回路,システムオンシリコンを支える設計技術)
• 独立したゲートをもつスタック型三次元トランジスタによるシステムLSIの設計法(集積エレクトロニクス)
• 独立したゲートをもつダブルゲートトランジスタによるシステムLSIの新レイアウト設計法(集積エレクトロニクス)
• 2P-5 3次元型トランジスタFinFETによるLSIの高密度設計法 : CMOSセルライブラリを用いたパターン面積の縮小効果の検討(設計自動化,学生セッション,アーキテクチャ)
• 2P-1 3次元型トランジスタFinFETを用いたDTMOS(FinFET型DTMOS)によるシステムLSIの高密度設計法 : パターン面積の縮小効果の見積もり(設計自動化,学生セッション,アーキテクチャ)
• 独立したゲートを持つダブルゲートトランジスタを用いたLSIの新設計法(不揮発メモリと関連技術及び一般)
• 3次元型トランジスタFinFETによるLSIの高密度設計法 : CMOSセルライブラリを用いたパターン面積の縮小効果の検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 独立したゲートを持つダブルゲートトランジスタを用いたシステムLSIの新レイアウト設計法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 3次元型トランジスタFinFETによるLSIの高密度設計法 : CMOSセルライブラリを用いたパターン面積の縮小効果の検討(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 独立したゲートを持つダブルゲートトランジスタを用いたシステムLSIの新レイアウト設計法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 2T-5 積層型NAND FeRAMの検討(論理・物理設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• 積層方式NAND構造1トランジスタ型FeRAMの設計法の検討(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 独立したゲートを持つスタック型3次元トランジスタを用いたシステムLSIの高密度設計法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 独立したゲートを持つスタック型3次元トランジスタを用いたシステムLSIの高密度設計法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 3次元型トランジスタFinFETを用いたDTMOS(FinFET型DTMOS)によるシステムLSIの高密度設計法 : パターン面積の縮小効果の見積もり(ナノエレクトロニクス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 3次元型トランジスタFinFETによるLSIの高密度設計法 : CMOSセルライブラリを用いたパターン面積の縮小効果の検討(ナノエレクトロニクス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 3次元型トランジスタFinFETを用いたDTMOS(FinFET型DTMOS)によるシステムLSIの高密度設計法 : パターン面積の縮小効果の見積もり(ナノエレクトロニクス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 3次元型トランジスタFinFETによるLSIの高密度設計法 : CMOSセルライブラリを用いたパターン面積の縮小効果の検討(ナノエレクトロニクス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討 (集積回路)
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討 (シリコン材料・デバイス)
• 三次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討
• 独立したゲートを持つスタック型3次元トランジスタによるシステムLSIの設計法(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 独立したゲートを持つスタック型3次元トランジスタによるシステムLSIの設計法(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 三次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク