小田部 晃 | (株)日立製作所 中央研究所
スポンサーリンク
概要
関連著者
-
小田部 晃
(株)日立製作所 中央研究所
-
小田部 晃
(株)日立製作所中央研究所
-
柳川 善光
(株)日立製作所中央研究所
-
関口 知紀
(株)日立製作所システム開発研究所
-
関口 知紀
株式会社日立製作所中央研究所
-
小埜 和夫
(株)日立製作所中央研究所
-
関口 知紀
(株)日立製作所中央研究所
-
蒲原 史朗
ルネサステクノロジ
-
蒲原 史朗
(株)ルネサステクノロジ
-
竹村 理一郎
(株)日立製作所中央研究所
-
小埜 和夫
(株)日立製作所 中央研究所
-
笹子 佳孝
(株)日立製作所 中央研究所
-
倉田 英明
(株)日立製作所 中央研究所
-
大津賀 一雄
(株)日立製作所 中央研究所
-
梶山 新也
(株)日立製作所 中央研究所
-
長部 太郎
(株)日立製作所 中央研究所
-
鳴海 俊一
ルネサステクノロジ
-
冨上 健司
ルネサステクノロジ
-
土屋 修
ルネサステクノロジ
-
伊藤 清男
(株)日立製作所中央研究所
-
長田 健一
(株)日立製作所中央研究所
-
北井 直樹
(株)日立超LSIシステムズ
-
茂庭 昌弘
(株)ルネサステクノロジ
-
倉田 英明
(株)日立製作所
-
長田 健一
株式会社日立製作所
-
長田 健一
(株)日立製作所 中央研究所
-
笹子 佳孝
日立製作所中央研究所
-
斉藤 良和
(株)ルネサステクノロジ
-
藤岡 美緒
(株)ルネサステクノロジ
-
森田 貞幸
(株)ルネサステクノロジ
-
松井 裕一
(株)日立製作所中央研究所
-
河原 尊之
(株)日立製作所中央研究所
-
半澤 悟
日立製作所中央研究所
-
高浦 則克
日立製作所中央研究所
-
半澤 悟
(株)日立製作所中央研究所
-
松崎 望
(株)日立製作所中央研究所
-
高浦 則克
(株)日立製作所中央研究所
-
秋山 悟
(株)日立製作所中央研究所
-
土屋 龍太
(株)日立製作所中央研究所
-
松井 裕一
(株)日立製作所 中央研究所
-
松崎 望
(株)日立製作所 中央研究所
-
堀口 真志
ルネサスエレクトロニクス(株)
著作論文
- スループットコンピューティング向け1Tbyte/s 1Gbit3次元積層DRAMアーキテクチャ (シリコン材料・デバイス)
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響
- 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
- 0.5V DRAMアレイ向け低しきい値CMOSプリアンプ(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ
- 3次元集積化技術を利用した高スループットコンピューティング向け1 Tbyte/s 1 GbitマルチコアDRAMアーキテクチャ(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 4F^2DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 4F^2DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- CT-2-3 DRAMの低電圧・低電力化技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)